微型计算机原理及其应用16位80868088微处理器

《微型计算机原理及其应用16位80868088微处理器》由会员分享，可在线阅读，更多相关《微型计算机原理及其应用16位80868088微处理器（83页珍藏版）》请在装配图网上搜索。

1、单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,*,*,微型计算机原理及其应用,,——,16,位,8086/8088,微处理器,1,,第二章：,8086/8088,微处理器,微处理器的结构,,微处理器的内部寄存器,,微处理器的引脚功能,,微处理器的存储器组织,,最大模式和最小模式,,微处理器的时序,2,,第二章：,8086/8088,微处理器,微处理器的结构,,微处理器的内部寄存器,,微处理器的引脚功能,,微处理器的存储器组织,,最大模式和最小模式,,微处理器的时序,3,,8086/8088,微处理器,——,微处理器的结构,8086/8088,微

2、处理器是,Intel,公司推出的第三代,CPU,芯片，它们的内部结构基本相同，,8088,是准,16,位微处理器，地址总线,16,根，而,8086,是,20,根。,4,,8086/8088,微处理器,——,微处理器的结构,8086/8088,微处理器的编程结构,,编程结构：,是指从程序员和使用者的角度看到的结构，亦可称为功能结构。从功能上来看，,8086CPU,可分为两部分，即,总线接口部件,BIU,（,Bus Interface Unit,）和,执行部件,EU,（,Execution Unit,）。,,,,,,,,,,,,,5,,8086/8088,微处理器,——,微处理器的结构,8086/

3、8088,微处理器的组成,,总线接口部件（,BIU,）,,组成：,①,段寄存器,(DS,、,CS,、,ES,、,SS),； ②,16,位指令指针寄存器,IP,； ③,20,位地址加法器； ④,6,字节指令队列缓冲器； ⑤总线控制逻辑。,,功能：,负责从内存中,取指令,，送入指令队列，实现,CPU,与存储器和,I/O,接口之间的数据传送。,6,,8086/8088,微处理器,——,微处理器的结构,8086/8088,微处理器的组成,,执行部件（,EU,）,,组成：,①,ALU(,算术逻辑部件（单元）,),；

4、 ②通用寄存器,(AX,、,BX,、,CX,、,DX),； ③专用寄存器,(BP,、,SP,、,SI,、,DI),； ④标志寄存器,(FR),； ⑤,EU,控制系统（控制电路）。,,功能：,负责,分析指令,和,执行指令,。,7,,8086/8088,微处理器,——,微处理器的结构,BIU,和,EU,的动作协调原则,,按以下流水线技术原则协调工作完成所要求的任务：,,①每当指令队列中有两个空字节，,BIU,就会自动把指令取到指令队列中，按指令在程序中的前后顺序。,,②每当,EU,准备执行一条指令时，它会从,BIU,部件

5、的指令队列前部取出指令的代码，译码并执行指令。在此过程中，如果需要访问存储器或,I,／,O,端口，那么,EU,就会请求,BIU,，进入总线周期：,1,）如果此时,BIU,正好处于空闲状态，会立即响应,EU,的总线请求；,2,）而如果,BIU,正将某个指令字节取到指令队列中，则,BIU,将首先完成这个取指令的总线周期，然后再去响应,EU,发出的访问总线的请求。,8,,8086/8088,微处理器,——,微处理器的结构,BIU,和,EU,的动作协调原则,,,③当指令队列已满，且,EU,又没有总线访问请求时，,BIU,便进入空闲状态。,,④在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发

6、生了变化，则指令队列中已经装入的字节被自动消除，,BIU,会接着往指令队列装入转向的另一程序段中的指令代码。,9,,8086/8088,微处理器,-,微处理器的结构,将,8086/8088,的,CPU,分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而能够提高,CPU,的工作效率，加快指令的执行速度。,,指令队列可以被看成是一个特殊的,RAM,，它的工作原理是,“,先进先出,”,，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。,,EU,和,BIU,之间就是通过指令队列联系起来，多数情况下，,BIU,在不停地向队列写入指令，而,EU,每执行完

7、一条指令后，就向队列读取下一条指令。二者的动作既独立又相互协调。,,10,,8086/8088,微处理器,-,微处理器的结构,11,,第二章：,8086/8088,微处理器,微处理器的结构,,微处理器的内部寄存器,,微处理器的引脚功能,,微处理器的存储器组织,,最大模式和最小模式,,微处理器的时序,12,,8086/8088,微处理器,——,微处理器的内部寄存器,8086/,8088,内部的寄存器可以分为通用寄存器和专用寄存器两大类。,,一,.,通用寄存器,,8086/,8088,有,4,个,16,位的通用寄存器（,AX,、,BX,、,CX,、,DX,），可以存放,16,位的操作数，也可分为,

8、8,个,8,位的寄存器（,AL,、,AH,；,BL,、,BH,；,CL,、,CH,；,DL,、,DH,）来使用。其中,AX,称为累加器，,BX,称为基址寄存器，,CX,称为计数寄存器，,DX,称为数据寄存器，这些寄存器在具体使用上有一定的差别,。,13,,8086/8088,微处理器,——,微处理器的内部寄存器,寄存器,用 途,AX,字乘法,/,除法，字,I/O,地址,AL,字节乘,/,除，字节,I/O,地址，十进制算术运算,AH,字节乘，字节除,BX,转移,CX,串操作，循环次数,CL,变量移位，循环控制,DX,字节乘，字节除，间接,I/O,14,,8086/8088,微处理器

9、,——,微处理器的内部寄存器,二,.,指针寄存器,,两个16位的指针寄存器SP和BP，其中SP是堆栈指针寄存器，由它和堆栈段寄存器SS一起来确定堆栈在内存中的位置； BP是基数指针寄存器，通常用于存放基地址。,,三,.,变址寄存器,,系统中有两个16位的变址寄存器SI和DI，其中SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址寻址方式。,,15,,8086/8088,微处理器,——,微处理器的内部寄存器,,16,,8086/8088,微处理器,——,微处理器的内部寄存器,四,.,控制寄存器,,两个16位控制寄存器，其中IP是指令指针寄存器，用来控制CPU的指令执行顺序，和代码段寄存器

10、CS一起确定当前所要取的指令的内存地址。每取一个指令字节，IP自动加1，指向下一个要读取的字节；,,当IP单独改变时，会发生段内的程序转移；,,当CS和IP同时改变时，会产生段间的程序转移。,,,标志寄存器FR的内容被称为处理器状态字，用来存放 CPU在工作过程中的状态。,17,,8086/8088,微处理器,——,微处理器的内部寄存器,五,.,段寄存器,,共有,4,个,16,位段寄存器，即代码段寄存器,CS,、数据段寄存器,DS,、堆栈段寄存器,SS,和附加段寄存器,ES,。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。由,CS,划定并控制程序区，,DS,和,ES,控制数据

11、区，,SS,控制堆栈区。,,18,,8086/8088,微处理器,——,微处理器的内部寄存器,8086/,8088,内部标志寄存器的内容，又称为,处理器状态字(PSW,,P,rocessor,S,tatus,W,ord),,，,共有9个标志位,。,可分成两类：一类为状态标志，一类为控制标志。,,其中状态标志表示前一步操作（如加、减等）执行以后，,ALU所处的状态，后续操作可以根据这些状态标志进行判断，实现转移；,,控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性,。,19,,8086/8088,微处理器,——,微处理器的内

12、部寄存器,状态标志位：,,CF—,进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置,1,，反之为,0,。,,PF—,奇偶标志位，当运算结果的低,8,位中,l,的个数为偶数时，则该位置,1,，反之为,0,。,,AF—,半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置,1,。通常用于对,BCD,算术运算结果的调整,20,,8086/8088,微处理器,——,微处理器的内部寄存器,ZF—,零标志位，运算结果为,0,时，该标志位置,1,，否则清,0,。,,SF—,符号标志位，当运算结果的最高位为,1,，该标志位置,1,，否则清

13、,0,。即与运算结果的最高位相同。,,OF—,溢出标志位，,反映运算结果是否超出了,8,位或,16,位带符号数所能表达的范围。,21,,8086/8088,微处理器,——,微处理器的内部寄存器,控制标志位：,,TF—,陷阱标志位,(,单步标志位、跟踪标志,),。当该位置,1,时，将使,8086/8088,进入单步工作方式，通常用于程序的调试。,,IF—,中断允许标志位，若该位置,1,，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。,,DF—,方向标志位，若该位置,1,，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。,22,,第二章：,8086/8088,微处理器,微处理器

14、的结构,,微处理器的内部寄存器,,微处理器的引脚功能,,微处理器的存储器组织,,最大模式和最小模式,,微处理器的时序,23,,8086/8088,微处理器,——,微处理器的引脚功能,8086/8088,引脚结构图,24,,8086/8088,微处理器,——,微处理器的引脚功能,V,CC,(40),、,GND(1,、,20),：,电源、接地引脚，,8088/8086,采用单一的,+5V,电源，两个接地引脚。,,CLK/(Clock,，,19),：,时钟信号输入引脚，时钟信号的方波信号，占空比约为,33%,，即,1/3,周期为高电平，,2/3,周期为低电平，,8088/8088,的时钟频率（又称为

15、主频）为,5MHz,，即从该引脚输入的时钟信号的频率为,5MHz,。,,R,ESET,(Reset,，,21,),：,复位信号输入引脚，高电平有效。,8088/8086,要求复位信号至少维持,4,个时钟周期才能复位。复位之后，,CPU,结束当前操作，并对处理器的标志寄存器、,IP,、,DS,、,SS,、,ES,寄存器及指令队列进行清零操作，并将,CS,设置为,0FFFFH,。,25,,8086/8088,微处理器,——,微处理器的引脚功能,READY(Ready,，,22),：,“,准备好”状态信号输入引脚，高电平有效接收来自于内存单元或,I/O,端口向,CPU,发来的“准备好”状态信号，表明

16、内存单元或,I/O,端口已经准备好进行读写操作。该信号是协调,CPU,与内存单元或,I/O,端口之间进行信息传送的联络信号。,,TEST,(Test,，,23),：,测试信号输入引脚，低电平有效,。,TEST,信号与,WAIT,指令结合起来使用，,CPU,执行,WAIT,指令后，处于等待状态，当,TEST,引脚输入低电平后系统脱离等待状态，继续执行被暂停执行的指令。,,RD(Read,，,32,，三态,),：,读控制输出信号引脚，低电平有效，用以指明要执行对内存单元或,I/O,端口的读操作，具体是读内存单元还是,I/O,端口，取决于控制信号。,26,,8086/8088,微处理器,——,微处理

17、器的引脚功能,CPU,部分引脚的三态性,,所谓三态是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接负载断开。,27,,8086/8088,微处理器,——,微处理器的引脚功能,NMI(Non-Maskable,Interrupt,，,17,),、,INTR(Interrupt,Request,，,18,),：,中断请求信号输入引脚，向,CPU,提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。,,AD,15,—AD,0,(Address Data Bus,，,2—16,，三态,),：,地址,/,数据复用信号输入,/,输

18、出引脚，分时输出 低,16,位地址信号及进行数据信号的输入,/,输出。,,A,19,/S,6,—A,16,/S,3,(Address Status Bus,，,35—38,，三态,),：,地址,/,状态复用信号输出引脚，分时输出地址的高,4,位及状态信息，其中,S,6,为,0,用以指示,8086/8088CPU,当前与总线连通；,S,5,为,1,表明,8086/8088CPU,可以响应可屏蔽中断；,S,4,、,S,3,共有四个组合状态，用以指明当前使用的段寄存器，,00—ES,，,01—SS,，,10—CS,，,11—DS,。,28,,8086/8088,微处理器,——,微处理器的引脚功能,B

19、HE/ S,7,,(Bus High Enable/Status,，,34),：,高,8,位数据允许,/,状态复用信号输出引脚，输出。分时输出有效信号，表示高,8,为数据线,D,15,—D,8,上的数据有效和,S,7,,状态信号，但,S,7,未定义任何实际意义。,,,8086/8088,总线分时复用含义和特点,,所谓总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的作用是不同的。,8086/8088,采用总线分时复用方法在不影响,CPU,功能的情况下，减少了,CPU,的引脚数目，使系统得到简化。,29,,8086/8088,微处理器,——,微处理器的引脚功能,SS,0,(34,，

20、,8088,中,),：,在,8088,系统中，该引脚用来与,DT/R,、,M/IO,一起决定,8088,芯片当前总线周期的读写操作。,30,,8086/8088,微处理器,——,微处理器的引脚功能,,,,MN/,MX(Minimum,/Maximum Model Control,，,33),：,最小,/,最大模式设置信号输入引脚，该输入引脚电平的高、低决定了,CPU,工作在最小模式还是最大模式，当该引脚接,+5V,时，,CPU,工作于最小模式下，当该引脚接地时，,CPU,工作于最大模式下。,,,31,,8086/8088,微处理器,——,微处理器的引脚功能,,,,最小模式下的,24,到,31,

21、引脚,,INTA(Interrupt,Acknowledge,，,24,，三态,),：,中断响应信号，低电平有效。当,CPU,响应中断请求后，向中断源发出的认可信号，运行中断请求（脉冲,1,），并要求提供中断类型码（脉冲,2,），发出两个连续的负脉冲。,,,ALE(Address,Lock Enable,，,25,),：,地址锁存允许信号,，高电平有效。通过该引脚向地址锁存器发出地址锁存允许信号，表示当前地址,/,数据复用总线上输出的是地址信息，并锁存到地址锁存器中。该信号不能被浮空。,,DEN(Data,Enable,，,26,，三态,),：,数据允许信号，输出引脚，低电平有效。为数据总线收

22、发器,8286,提供一个控制信号，表示,CPU,当前准备发送或接收一项数据。,32,,8086/8088,微处理器,——,微处理器的引脚功能,,,,DT/,R(,Data,Transmit/Receive,，,27,，三态,),：,数据收发控制信号，输出引脚,。,CPU,通过该引脚控制数据总线收发器的数据传送方向，如果该信号为高电平时，表示数据由,CPU,经总线收发器发送，否则进行数据接收。,,M/,IO(Memory,/Input &Output,，,28,，三态,),：,,存储器或,I/O,端口选择信号，输出引脚。这是,CPU,区分进行存储器访问还是,I/O,访问的输出控制信号，如为高电平

23、，表示,CPU,和存储器之间进行数据传输；如为低电平，则表示和,I/O,端口之间进行数据传输。,33,,8086/8088,微处理器,——,微处理器的引脚功能,,,,WR,,(Write,，,29,，三态,),：,写控制信号，输出引脚,，,低电平有效。与,M/IO,配合实现对存储单元、,I/O,端口所进行的写操作控制。,,HOLD(Hold,Request,，,31),：,总线保持请求信号输入引脚，高电平有效。这是系统中的其它总线部件向,CPU,发来的总线请求信号输入引脚。,,HLDA(Hold,Acknowledge,，,30),：,总线保持响应信号输出引脚，高电平有效。表示,CPU,认可其

24、他总线部件提出的总线占用请求，准备让出总线控制权。,,34,,8086/8088,微处理器,——,微处理器的引脚功能,,,,最大模式下的,24,到,31,引脚,,QS,1,、,QS,0,(Instruction Queue Status,，,24,、,25,),：,指令队列状态信号，输出引脚,。这两个信号的组合给出了前一个时钟周期中指令队列的状态，以便于外部对内部指令队列的动作跟踪。,QS,1,QS,0,性 能,0,0,无操作,,0,1,从指令队列的第一个字节取走代码,,1,0,队列为空,,1,1,除第一个字节外，还取走了后续字节中的代码,,35,,8086/8088,微处理器,——

25、,微处理器的引脚功能,,,,S,0,、,S,1,、,S,2,(26,、,27,、,28,，三态,),：,总线周期状态信号，输出引脚。这些信号组合起来指出当前总线周期中所进行的数据传输类型，总线控制器利用这些信号来产生对存储单元和,I/O,接口的控制信号。,,S,0,S,1,S,2,性 能,1,0,0,中断相应,1,0,1,读,I/O,端口,1,1,0,写,I/O,端口,,1,1,1,暂停,0,0,0,取指令,0,0,1,读存储器,0,1,0,写存储器,0,1,1,无作用,36,,8086/8088,微处理器,——,微处理器的引脚功能,,,,LOCK (Lock,，,29,，三态,),

26、：,总线封锁，输出引脚，低电平有效。当该引脚为低电平时，系统中其它总线部件就不能占用总线。它是由指令前缀,LOCK,产生的，在,LOCK,前缀后面的一条指令执行完毕之后，便撤消信号。,此外，在,8088/8086,的,2,个中断响应脉冲之间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。,,,RQ/GT,0,、,RQ/GT,1,(Request/Grant,，,31,、,30),：,总线请求信号，输入引脚,/,总线允许信号，输出引脚。这两个信号端可供,CPU,以外的两个处理器，用来发出使用总线的请求信号和接收,CPU,对总线请求信号的

27、应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中,31,脚比的,30,脚优先级高。,,37,,8086/8088,微处理器,——,微处理器的引脚功能,,,,总结,,具有分时复用总线功能的引脚：,AD,0,~AD,15,、,A,16,/S,3,~A,19,/S,6,、,BHE/S,7,；,,具有三态性的引脚：,,AD,0,~AD,15,、,A,16,S,3,~A,19,S,6,、,BHE/S,7,、,RD,、,WR,、,M/IO,、,DT/R,、,DEN,、,INTA,等；,,最大模式,/,最小模式下含义不同的引脚：,24~31,引脚；,,8086,和,8088,不

28、同的引脚：,2~8,引脚，,39,引脚，,28,引脚，,34,引脚；,38,,8086/8088,微处理器,——,微处理器的引脚功能,,,,8086,和,8088CPU,的不同之处,,8086,指令队列长度为,6,个字节，,8088,为,4,个。,8086,在指令队列中至少出现,2,个空闲字节时才预取后续指令，而,8088,只要出现一个空闲字节就会取后续指令；,,8088CPU,中，,BIU,总线控制电路与外部交换数据的总线宽度是,8,位，总线控制电路与专用寄存器组之间的数据总线宽度也是,8,位，而,EU,的内部总线是,16,位，这样，对,16,位数的存储器读,/,写操作要两个读,/,写周期才

29、可以完成；,,8086,和,8088,有若干引脚信号不同，分别是,2~8,引脚，,39,引脚，,28,引脚，,34,引脚；,39,,第二章：,8086/8088,微处理器,微处理器的结构,,微处理器的内部寄存器,,微处理器的引脚功能,,微处理器的存储器组织,,最大模式和最小模式,,微处理器的时序,40,,8086/8088,微处理器,——,系统中的存储器组织,8086/,8088,系统,有,20,根地址总线，它可以直接寻址的存储器单元数为,2,20,=1MB,，,而,CPU,中所有的寄存器都是,16,位的！,,如何实现,16,位的存储单元存放,20,位的地址空间？,,存储器分段,,由于,CPU

30、,内部的寄存器都是,16,位的，为了能够提供,20,位的物理地址，系统中采用了存储器分段的方法。规定一个段为,64KB,，由段寄存器来确定存储单元的段地址，由指令提供该单元相对于段起始地址的,16,位偏移量。,41,,8086/8088,微处理器,——,系统中的存储器组织,这样，系统的整个存储空间可分为,16,个互不重叠的逻辑段。存储器的每个段的容量为,64KB,，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活。,,42,,8086/8088,微处理器,——,系统中的存储器组织,与存储单元地址相关的几个概念,,物理地址：,一个存储单元的实际地址,(20,位,

31、),。物理地址与存储单元是一一对应关系。,(20202H),,逻辑地址：,是指段地址和偏移地址，是指令中引用的形式地址。一个逻辑地址只能对应一个物理地址，而一个物理地址可以对应多个逻辑地址。,(2000:0202H),,段地址：,是指一个段的起始地址，最低,4,位为零，一般将其有效数字,16,位存放在段寄存器中。,(2000H),,偏移地址：,段内存储单元相对段地址的距离,(16,位,),。同一个段内，各个存储单元的段地址是相同的，偏移地址是不同的。,(0202H),43,,8086/8088,微处理器,——,系统中的存储器组织,物理地址的计算方法,,物理地址,=,段地址,+,偏移地址,,,=

32、,段寄存器内容,×10H+,偏移地址,,取指令物理地址,=(CS)×10H+(IP),,堆栈操作物理地址,=(SS)×10H+(SP)/(BP,的表达式,),,存储器操作数物理地址,=(DS)/(ES)×10H+,偏移地址,,44,,8086/8088,微处理器,——,系统中的存储器组织,45,,8086/8088,微处理器,——,系统中的存储器组织,存储器分段的特点,,（,1,）在程序代码量、数据量不是太大的情况下，可使它们处于同一段内，即使它们在,64Kb,的范围内，这样可以减少指令长度，提高指令运行速度；,,（,2,）内存分段为程序的浮动分配创造了条件；,,（,3,）物理地址与逻辑地址并

33、不是一一对应的；,,2000:0202H=2010:0102H=20202H,,（,4,）各个分段之间可以重叠。,46,,8086/8088,微处理器,——,系统中的存储器组织,特殊的内存区域：,8088/8086,系统中，有些内存区域的作用是固定的，用户不能随便使用，如：,,中断矢量区：,00000H—003FFH,共,1K,字节，用以存放,256,种中断类型的中断矢量，每个中断矢量占用,4,个字节，共,256×4=1024=1KB,；,,显示缓冲区：,B0000H—B0F9FH,约,4000,（,25×80×2,）字节，是单色显示器 的显示缓冲区，存放文本方式下，所显示字符的,ASCII,

34、码及属性码；,B8000H—BBF3FH,约,16K,字节，是彩色显示器的显示缓冲区，存放图形方式下，屏幕显示象素的代码。,,启动区：,FFFF0H—FFFFFH,共,16,个单元，用以存放一条无条件转移指令的代码，转移到系统的初始化部分。,47,,8086/8088,微处理器,——,系统中的存储器组织,CS、DS、SS,和其他寄存器组合指向存储单元的示意图,48,,8086/8088,微处理器,——,系统中的存储器组织,8086,存储体的结构,,8086,将,1M,字节存储体分为两个库，每个库的容量都是,512K,字节。其中与数据总线,D,15,—,D,8,相连的库全由奇地址单元组成，称高字

35、节库或奇地址库， 并用,BHE,信号作为库选信号；另一个库与数据总线的,D,7,—,D,0,相连，由偶地址单元组成，称低字节库或偶低址库，利用,A,0,作为库选信号。显然，只需,A,19,—,A,1,共,19,位地址用来作为两个库内的单元寻址。,,49,,8086/8088,微处理器,——,系统中的存储器组织,50,,8086/8088,微处理器,——,系统中的存储器组织,8086,存储体的结构,,在组成存储系统时，总是使偶地址单元的数据通过AD,0,—,AD,7,传送，而奇地址单元的数据通过AD,8,—,AD,15,传送，显然，并不是所有总线周期都存取总线高字节，只有存取规则字，或奇地址的字

36、节，或不规则字的低八位，才进行总线高字节传送。,,,51,,8086/8088,微处理器,——,系统中的存储器组织,52,,第二章：,8086/8088,微处理器,微处理器的结构,,微处理器的内部寄存器,,微处理器的引脚功能,,微处理器的存储器组织,,最大模式和最小模式,,微处理器的时序,53,,8086/8088,微处理器,——,最小模式和最大模式,为了尽可能适应各种各样的使用场合，在设计,8086 CPU,芯片时， 使它们可以在两种模式下工作，即最小模式和最大模式。,,,,最小模式,,,所谓最小模式，就是系统中只有一个CPU，在这种情况下，所有的总线控制信号，都是直接由CPU产生的，系统中

37、的总线控制逻辑电路被减到最少，该模式适用于,小规模的微机应用系统。,54,,8086/8088,微处理器,——,最小模式和最大模式,①,MN/MX,端接,+5V,，决定了工作模式；,,②有一片,8284A,，作为时钟信号发生器；,,③有三片,8282,或,74LS273,，用来作为地址信号的锁存器；,,④当系统中所连的存储器和外设端口较多时，需要增加数据总线的驱动能力，这时需用,2,片,8286/8287,作为数据总线收发器。,55,,8086/8088,微处理器,——,最小模式和最大模式,最大模式,,,所谓最,大模式，是指系统中至少包含两个微处理器，其中一个为主处理器，即,8086/8086

38、CPU,，其它的微处理器称之为协处理器，它们是协助主处理器工作的。,该模式适用于,大中型规模的微机应用系统。,56,,8086/8088,微处理器,——,最小模式和最大模式,最大模式,,①最小模式所拥有的配置；,,②有一片,8288,总线控制器来对,CPU,发出的控制信号进行变换和组合，以得到对存储器或,I/O,端口的读,/,写信号和对锁存器,8282,及数据总线收发器,8286,的控制信号。,,③有,8259A,（可选）用以对多个中断源进行中断优先级的管理，但如果中断源不多，也可以不用中断优先级管理部件。,,,57,,8086/8088,微处理器,——,最小模式和最大模式,最大模式,,与,8

39、086/8088CPU,配合工作的协处理器有两类，一类是数值协处理器,8087,另一类是输入,/,输出协处理器,8089,。,,8087,是一种专用于数值运算的协处理器，它能实现多种类型的数值运算，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，这些运算若用软件的方法来实现，将耗费大量的机器时间。换句话说，引入了,8087,协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速度。,,,58,,8086/8088,微处理器,——,最小模式和最大模式,最大模式,,8089,协处理器，在原理上有点象带有两个,DMA,通道的处理器，它有一套专门用于输入,/,输出操作的指

40、令系统，但是,8089,又和,DMA,控制器不同，它可以直接为输入,/,输出设备服务，使主处理器不再承担这类工作。所以，在系统中增加,8089,协处理器之后，会明显提高主处理器的效率，尤其是在输入,/,输出操作比较频繁的系统中。,,59,,第二章：,8086/8088,微处理器,微处理器的结构,,微处理器的内部寄存器,,微处理器的引脚功能,,微处理器的存储器组织,,最大模式和最小模式,,微处理器的时序,60,,8086/8088,微处理器,——,微处理器的时序,什么是时序？,,时序是计算机操作运行的时间顺序。,,为什么要研究时序？,,进一步了解在微机系统的工作过程中，,CPU,各引脚上信号之间

41、的相对时间关系；,,深入了解指令的执行过程；,,在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及程序的运行时间；,61,,8086/8088,微处理器,——,微处理器的时序,为什么要研究时序？？？,,对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为,CPU,与存储器、,I/O,端口协调工作时，存在一个时序上的配合问题；,,更好地处理微机用于过程控制及解决实时控制的题。,,62,,8086/8088,微处理器,——,微处理器的时序,几个基本概念,,指令周期：,一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所用的时间，称为相应指令的指令周期。,

42、,,总线周期：,是指,CPU,与存储器或外设进行一次数据传送所需要的时间。,,时钟周期：,又称为,T,状态，是一个时钟脉冲的重复周期，是,CPU,处理动作的基本时间单位。它是由主频来确定，如,8086,的主频为,5MHz,，则一个时钟周期为,200ns,。,63,,8086/8088,微处理器,——,微处理器的时序,几个基本概念,,等待周期：,是在一个总线周期的,T,3,和,T,4,之间，,CPU,根据,Ready,信号来确定是否插入,T,W,，插入几个,T,W,。,,空闲周期：,是指在二个总线周期之间的时间间隔,(,总线处在空闲状态,),。若为,3,个时钟周期，则空闲周期为,3,个,T,i,

43、。,,时钟周期,(T),作为基本时间单位，一个等待周期,T,W,=T,；一个总线周期,通常,由四个,T,组成，分别称为,T,1,T,2,,T,3,,T,4,；一个指令周期由一到几个总线周期组成。,,64,,8086/8088,微处理器,——,微处理器的时序,8086/8088,微机系统的主要操作,,系统的复位与启动操作；,,暂停操作；,,总线操作；（,I/O,读,/,写、存贮器读,/,写）,,中断操作；,,最小模式下的总线保持；,,最大模式下的总线请求,/,允许。,65,,8086/8088,微处理器,——,微处理器的时序,典型的,8086/8088,总线周期序列,,,,,,,T1,状态，发地

44、址信息,；,,T2,状态，总线的高4位输出状态信息,；,,T3,状态，高4位状态信息，低16位数据,信息；,,T3,之后，可能插入,T,W,；,在,T4,状态完成传送并结束。,66,,8086/8088,微处理器,——,微处理器的时序,典型的总线时序图,——,最小模式下的读周期时序,,T,1,T,2,T,3,T,4,CLK,M / IO,A,19,~A,16,/S,6,~S,3,AD,15,~AD,0,BHE/S,7,ALE,RD,DT/R,DEN,高,M,低,IO,A,19,~A,16,S,6,~S,3,地址输出,DATA IN,67,,8086/8088,微处理器,——,微处理器的时序,典

45、型的总线时序图,——,最小模式下的写周期时序,68,,8086/8088,微处理器,——,微处理器的时序,典型的总线时序图,——,最大模式下的读周期时序,69,,8086/8088,微处理器,——,微处理器的时序,典型的总线时序图,——,最大模式下的写周期时序,70,,8086/8088,微处理器,——,微处理器的时序,典型的总线时序图,——,系统复位时序,,,,,,,,,71,,8086/8088,微处理器,——,微处理器的时序,典型的总线时序图,——,系统复位时序,,RESET,是外部引入,CPU,的信号，高电平有效，脉冲宽度不低于,4,个时钟周期。每当,RESET,有效时，,CPU,便结

46、束当前的操作，使系统回到初始状态，即：,,(a),使所有的三态输出线被置成高阻状态，输出控制信号失效；,,(b),除,CS=FFFFH,外,，指令队列和其他所有的寄存器被清零；,,(,c)CPU,从,FFFF0H,单元读取指令，执行操作；,,(d),对系统进行测试，引入,DOS,。,72,,8086/8088,微处理器,——,微处理器的时序,典型的总线时序图,——,最小模式下的总线保持,利用,HOLD,和,HLDA,信号实现总线保持,73,,8086/8088,微处理器,——,微处理器的时序,典型的总线时序图,——,最大模式下的总线请求,/,允许,74,,8086/8088,微处理器,——,微

47、处理器的时序,典型的总线时序图,——,中断响应周期时序,75,,8086/8088,微处理器,——,微处理器的时序,要求,INTR,信号是一个高电平信号，并且维持两个,T,（时钟周期），因为,CPU,在一条指令的最后一个,T,采样,INTR,，进入中断响应后，它在第一个周期的仍需采样,INTR,。,,在最小模式下，中断应答信号来自,8086,的引脚,INTA,，而在最大模式时，则是由总线控制器产生,INTA,信号。,,第一个总线周期通过用来通知外设，,CPU,准备响应中断，第二个总线周期通过通知外设送中断类型码，该类型码通过数据总线的低,8,位传送，来自中断源。,,在中断响应期间，为低，数据,

48、/,地址线浮空，数据,/,状态线浮空。在两个中断响应周期之间可安排,2,～,3,个空闲周期（,8086,）或没有（,8088,）。,,,76,,8086/8088,微处理器,——,中断操作,IF,中断允许位仅控制可屏蔽硬件中断,,中断类型号*,4=,在中断向量表的首地址,,软件中断可被硬件中断所中断，即实现中断过程的嵌套类型号前,5,个为专用中断，类型号,5-31,为系统保留中断，其余可为用户所使用,,NMI,引脚上的中断请求其优先级是最高的！只要该引脚出现中断请求，不管当前,CPU,执行任何操作，都会在执行完当前指令后响应中断！,77,,8086/8088,微处理器,——,中断操作,中断响应

49、过程,,从数据总线上读取中断类型码，并将其存入内部寄存器；,,标志寄存器的内容压入堆栈；,,将标志寄存器中的标志位,IF,、,TF,清零；,,保护断点（即当前所执行程序的下一条指令的地址，包括,CS,和,IP,的值）；,,进入中断服务程序的入口，执行中断处理子程序。,78,,8086/8088,微处理器,——,中断操作,中断响应过程说明,,处理可屏蔽中断和非屏蔽中断的两点差别：判断,IF=1,，读取中断类型号；,,TF=1,为一种专用中断，只要,TF=1,当前程序就进入单步调试状态；,,非屏蔽中断和软件中断从上述步骤,2,）开始就是一样的；,,硬件中断的触发方式：可屏蔽中断是一个电平触发方式，

50、并且必须维持到,CPU,响应中断才能撤销；非屏蔽中断是一个上升沿信号，并且在上升沿之后至少能够保持两个时钟周期的高电平。,79,,8086/8088,微处理器,——,中断操作,中断处理子程序的步骤,,保护中断现场（状态位、存储单元中数据），保护各寄存器的值；,,IF=1,，运行级别较高级别中断请求响应；,,具体的中断处理,——,核心工作；,,恢复中断现场及各寄存器的值；,,中断返回指令（执行完,IP,、,CS,和标志寄存器恢复到中断前的状态）,80,,8086/8088,微处理器,——,本章要点,8086/8088,微处理器的结构。,,8086/8088,微处理器的结构特点，要求达到“识记”层

51、次。,,8086/8088,微处理器的寄存器结构，要求达到“领会”层次。,,8086/8088,系统中的存储器分段与物理地址的形成，要求达到“领会”层次。,81,,8086/8088,微处理器,——,本章要点,8086/8088,微处理器的引脚功能和相关知识，要求达到“综合应用”层次。,,8086/8088,总线分时复用的特点。,,8086/8088,常用控制信号的功能，这些控制信号的应用。,,8086/8088,存储器的组织结构，段地址偏移地址等概念的综合应用。,,8086/8088,两种工作方式,——,最小方式与最大方式的区别。,82,,8086/8088,微处理器,——,本章要点,8086/8088,微处理器的总线时序，要求达到“领会”层次。,,三种周期,——,指令周期、总线周期和时钟周期的区别及联系。,,8086/8088,几种主要的总线周期时序图，有关信号的时序关系。,,中断操作和中断处理子程序,83,,