大学计算机原理--数字逻辑课件--第三章 时序逻辑

《大学计算机原理--数字逻辑课件--第三章 时序逻辑》由会员分享，可在线阅读，更多相关《大学计算机原理--数字逻辑课件--第三章 时序逻辑（243页珍藏版）》请在装配图网上搜索。

1、,,,,,,,单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,,,*,,,,,,,,单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,,,*,单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,,,*,单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,,,*,第三章 时序逻辑,2,,第三章 时序逻辑,时序逻辑电路概述,,锁存器和触发器,,寄存器和移位寄存器,,计数器,,同步时序逻辑分析,,同步时序逻辑设计,,时序

2、逻辑的特点,,任何时刻的输出取决于,,当前的输入信号,,电路原来的状态,,时序逻辑的应用,,计数器,0,1,0,1,,计 数 器,Q,3,Q,2,Q,1,Q,0,x,0000,0001,0001,0010,,&,,≥,1,1,0,X,F,X,F,F=X,时序逻辑电路概述,时序电路：是指电路在任何时刻产生的稳定输出信号，,,不仅取决于该时刻电路的输入，而且也取,,决于电路过去的输入信号。,时序电路输入,时序电路输出,组合电路,,x,1,x,n,Z,1,Z,m,,•,•,•,•,•,•,•,•,•,存储电路,•,•,•,•,•,•,•,•,•,Y,1,Y,r,y,1,y,r,内部输入,内部输出,存

3、储电路输入,存储电路输出,时序电路的状态,Z,i,=f,i,(,x,1,,,x,2,, …,,x,n,, y,1,,,y,2,, …,,y,r,),,i,= 1, …,,m,输出函数,Y,i,=g,i,(,x,1,,,x,2,, …,,x,n,, y,1,,,y,2,, …,,y,r,),,i,= 1, …,,r,控制或激励函数,第三章 时序逻辑,时序逻辑电路概述,,锁存器和触发器,,寄存器和移位寄存器,,计数器,,同步时序逻辑分析,,同步时序逻辑设计,,能够存储,(记忆)一位二进制数的基本单元电路。由门电路构成，输出具有两个稳定的物理状态。,,锁存器,锁存器,两个基本特性,稳定状态可以相互转

4、换或翻转(象翘翘板的翻转),,具有两个稳定的工作状态,“,1,”,状态 通常,Q,=1,,Q,= 0,“,0,”,状态 通常,Q,=0,,Q,= 1,,Q,Q,0 1,即在输入控制下可以,,“,0,”,,“,1,”,“,1,”,,“,0,”,次态方程,–,锁存器,的次态是它的现态和输入信号,,的函数,(状态方程，特征方程)，即,,,Q,,n,+1,=,f,(,Q,,n,,X,),,术语说明,现态,–,把锁存器在翻转前的状态叫,锁存器,的现态，,,用,,Q,,n,,表示。,次态,–,把,锁存器,翻转后的状态叫,锁存器,的次态，,,,用,Q,,n,+1,,表示。,锁存器,RS

5、锁存器,,,,,•,•,Q,Q,R,S,Set,Reset,,Q,Q,R,S,R,S,,,锁存器,RS锁存器,,,,,•,•,Q,Q,R,S,S R,Q,,n+1,0 0,,0 1,,1 0,,1 1,,次态真值表,Set,Reset,锁存器,基本,SR锁存器,,,,,•,•,Q,Q,R,S,S R,Q,,n+1,0 0,1,0 1,1,1 0,0,1 1,Q,,n,次态真值表,Set,Reset,锁存器,基本,SR锁存器,锁存器,,,,,•,•,Q,Q,R,S,0,0,1,1,,,,,•,•,Q,Q,R,S,1,1,

6、1,0,,,,,•,•,Q,Q,R,S,1,1,0,1,基本,SR锁存器,,,,,•,•,Q,Q,R,S,S R,Q,,n+1,0 0,不定,0 1,1,1 0,0,1 1,Q,,n,次态真值表,Set,Reset,输出既非,0 状态，也非 1 状态。当,R,和,S,同时由 0 变 1 时，输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。,,锁存器,,,,,,0 0 0,—,,,0 0 1,—,,,输出状态不稳,0 1 0 1,,0 1 1

7、 1,,输出状态为,1,1 0 0 0,,1 0 1 0,,输出状态为,0,1 1 0 0,,1 1 1 1,,输出状态不变,0 1 0 1,,0 1 1 1,0 0 0 —,,0 0 1 —,,,,Q,n,,S,Q,n+1,=S+ Q,n,状态方程：,约束条件,:,,,1 1 1 1,φ,00,0,1,01,10,11,φ,

8、1,1,1,S R,Q,,n+1,0 0,不定,0 1,1,1 0,0,1 1,Q,,n,,0,,1,SR,锁存器状态转换图,SR=01,SR=10,SR=11,SR=11,T,S,Q,T,T,R,例：已知基本,SR锁存,器的输入信号波形如图所示，试画出 、 的电压波形。设锁存器的初始状态为,Q=0,。,Q,Q,,,T,Q,或非门的,SR锁存器,或非门组成的基本,SR锁存器的状态转换表,R高电平有效置0,S高电平有效置1,SR锁存器的状态方程与约束条件是否有效？,SR,锁存器,应用,,,利用,SR,锁存器的记忆功能消除机械开关振动引起的干扰脉冲。,（,

9、a）电路 (b)　输出电压波形,干扰　脉冲,返回,A有0就置1,B有0就置0,利用,SR锁存,器消除机械开关振动的影响,4,3,•,2,1,EN,•,•,,,,,,,,,R,S,门控,SR锁存器,,,1 1 0 1 0,,置,1,,1 0 1 0 1,置0,0,,×,×,,保持,EN S R Q,,说明,,,1 1 1,- -,不稳,,1 0 0,保持,Q,n+1,=S+ Q,n,状态方程：,(,约束条件,),门控,SR锁存器,,,门控,RS锁存器波形图,0,门控,D锁存器

10、,4,3,•,2,1,EN,•,•,,,,,,,,,R,S,•,D,,,4,3,•,2,1,EN,•,•,,,,,,,,,R,S,•,D,,,,,0 1,0 1,置,0,门控,D,锁存器功能表,,1 1,1 0,,置1,×,0,保持,D EN Q,,说明,,状态方程：,Q,n+1,=D,D,Q,,n+1,0,0,1,1,次态真值表,,0,,1,D=1,D=0,D=0,D=1,门控,D锁存器状态图,门控,D锁存器波形图,,,D,,D,Q1,Q,D,,D,Q2,Q,D,CP,CP,CP,主从结构触发器,下降沿,D触发器,主从结构触发器,下降沿,D触发器,

11、,,D,,D,,主,Q1,Q,D,,D,,从,Q2,Q,D,CP,CP,CP,逻辑符号,主从结构触发器,主从结构触发器,下降沿触发,D触发器波形图,,CP,D,Q,主从结构触发器,,,D,CP,,D,Q,Q,D,,D,Q,Q,CP,D,CP,波形图,1、逻辑结构,,,,,•,•,Q,Q,R,S,,,,,•,•,K,CP,•,J,JK锁存器,4,3,•,2,1,EN,•,•,,,,,,,,,R,S,2、特征方程,(,无约束方程,),3、功能表,,,,,,,K J Q,n,Q,n+1,,说,,明,0 0 0 0,,0 0 1

12、 1,,,0 1 0 1,,0 1 1 1,,输出状态为,1,,1 0 0 0,,1 0 1 0,,输出状态为,0,1 1,0 1,,1 1,1 0,,输出状态翻转,,输出状态不变,,Q,n+1,=J,,3、状态图,,0,,1,JK=1,×,JK=0 ×,JK= ×1,JK= ×0,4、,强制端,,,,,•,•,Q,Q,,,,,•,•,K,CP,•,J,D,R,D,S,强制输入端：,：,无论,CP,为何值，该端为,0,，将,

13、FF,置,0,，异步置,0,端。,：,无论,CP,为何值，该端为,0,，将,FF,置,1,，异步置,1,端。,,,,,J CP K,,,5、逻辑符号,JK锁存器缺陷,当,CP=1持续较长时，触发器将会连,,续反转，我们把这时的翻转称,空翻,,,,,•,•,Q,Q,R,S,,,,,•,•,K,CP,•,J,J,=,K,=1,，,CP=1,可能产生空翻,1,1,1,1,0,0,1,1,0,主从,JK触发器,,,,Q,Q,R,S,1,0,,R,S,1,0,•,•,•,K,J,CP,,主,,从,主从,JK触发器的工作原理：,1.,,当,CP,＝,1时，,CP,＝,0，从触发器被封锁，保持原

14、状态不变：主触发器工作，接收,J,和,K,端的输入信号。,2.,,当,CP,由,1跃变到0时，即,CP,=0、,CP,＝,1。主触发器被封锁，输入信号,J,、,K,不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。,,主从,JK触发器,,,,,•,•,,,,,•,•,•,K,J,,,,,•,•,,,,,•,Q,Q,,Q,主,,Q,主,•,•,,,CP＝1,,R,D主,0,,S,D主,,R,D从,,S,D从,主从,JK触发器,CP＝0,,,,,,•,•,,,,,•,•,•,K,J,,,,,•,•,,,,,•,Q,Q,,Q,主,,Q,主,•,•,,,,R,主,,S,主,1,主从,JK

15、触发器的状态方程：,,R,D从,,S,D从,主从,JK触发器波形图,设初态,Q=0,（,1）主从触发器的翻转是在,CP,由,1变0时刻（,CP,下降沿）发生的。,,（,2）,CP,一旦变为,0后，主触发器被封锁，其状态不再受,J,、,K,影响，因此不会有空翻现象。,主从,JK触发器存在的问题,——,一次翻转现象,主从,JK触发器,,,,,,•,•,,,,,•,•,•,K,J,,,,,•,•,,,,,•,,Q,主,,Q,主,•,•,,,CP＝1,,R,D主,,S,D主,,R,D从,,S,D从,Q,Q,主从,JK触发器存在的问题,——,一次翻转现象,主从,JK触发器,,,,,,•,•,,,,,•,

16、•,•,K,J,,,,,•,•,,,,,•,,Q,主,,Q,主,•,•,,,CP＝1,,R,D主,,S,D主,,R,D从,,S,D从,Q,Q=0,＝,1,主从,JK触发器存在的问题,——,一次翻转现象,主从,JK触发器,,,,,,•,•,,,,,•,•,•,K,J,,,,,•,•,,,,,•,,Q,主,,Q,主,•,•,,,CP＝1,,R,D主,,S,D主,,R,D从,,S,D从,Q,Q=0,＝,1,0,0,主从,JK触发器存在的问题,——,一次翻转现象,主从,JK触发器,,,,,,•,•,,,,,•,•,•,K,J,,,,,•,•,,,,,•,,Q,主,,Q,主,•,•,,,CP＝1,,R,

17、D主,,S,D主,,R,D从,,S,D从,Q,Q=0,＝,1,0 ->1,0 ->1,主从,JK触发器存在的问题,——,一次翻转现象,主从JK触发器在,CP,=1期间，输入干扰使得主触发器翻转一次，,,在,CP,由,1变0时刻，将主触发器错误状态传给从触发器。,主从,JK触发器,,,,,,•,•,,,,,•,•,•,K,J,,,,,•,•,,,,,•,,Q,主,,Q,主,•,•,,,CP＝1,,R,D主,,S,D主,,R,D从,,S,D从,Q,Q=0,＝,1,0 ->1,1,主从,JK触发器一次翻转,CP,J,K,=0,Q,,S,4,S,3,S,2,S,1,CO,A,4,A,3,A,2,A,1

18、,CI B,4,B,3,B,2,B,1,74LS283,用加法器构造,8421BCD加法器,,,用加法器构造,8421BCD加法器,集成边沿,JK触发器,CP,=0,S,=,R,=1,触发器保持不变,集成边沿,JK触发器,CP,=0,S,=,R,=1,触发器保持不变,0,0,1,1,0,Q,n,Q,n,集成边沿,JK触发器,CP,=1,触发器处于,“,自锁,”,状态,Q,,n+1,=,Q,,n,,CP,,+,Q,,n,,S,,=,Q,,n,+,Q,,n,,S,,=,Q,,n,Q,,n+1,=,Q,,n,,CP,,+,Q,,n,,R,,=,Q,,n,+,Q,,n,,R,,=,Q,

19、,n,CP,=0,S,=,R,=1,触发器保持不变,集成边沿,JK触发器,CP,=1,触发器处于,“,自锁,”,状态,Q,,n+1,=,Q,,n,,CP,,+,Q,,n,,S,,=,Q,,n,+,Q,,n,,S,,=,Q,,n,当,CP,由,1变0时，解除自锁,(t,pd,延迟后变为,1,),S,,=,JQ,,n,R,,=,KQ,,n,Q,,n+1,=,Q,,n,,CP,,+,Q,,n,,R,,=,Q,,n,+,Q,,n,,R,,=,Q,,n,CP,=0,S,=,R,=1,触发器保持不变,主从,JK与边沿JK波形比较,CP,J,K,=0,主从,Q,边沿,Q,负边沿,JK触发器逻辑符

20、号,Q,Q,J,J,C,CP,K,K,,主从,JK触发器逻辑符号,Q,Q,J,J,C,CP,K,K,维持阻塞,D触发器,触发器工作原理：,CP,=0,R,=,S,=1,维持原状态,a.,维持,置,0,,维持线,置,1,,维持线,当,CP,由,0跃变到1时,D,=,D,1,D,2,D,=0,R,=0,S,=1,Q,=0,D,=1,R,=1,S,=0,Q,=1,维持阻塞,D触发器,触发器工作原理：,CP,=0,R,=,S,=1,维持原状态,a.,维持,置,0,,维持线,置,1,,维持线,当,CP,由,0跃变到1时,D,=,D,1,D,2,D,=0,R,=0,S,=1,Q,=0,D,=1,R,=1,

21、S,=0,Q,=1,阻塞置,0,阻塞置,1,b.阻塞,当,CP,=1时,D,=1 0,阻塞置,0线使,R,=1,S,=0,R,=1,D,=0 1,阻塞置,1线使,R,=0,S,=1,S,=1,触发方式的分析：,CP,=0,保持,CP,=1,状态不受影响,当,CP,由,0跃变到1时,触发器接收,D数据,n+1,n+1,维持阻塞,D触发器,维持阻塞,D触发器,,1D,C1,Q,Q,CP,D,SD,RD,S,R,CP=0、CP=1期间触发器状态不变。只有CP↑到来Q随[D]变化而改变。,CP,D,Q,,维持阻塞,D触发器波形图,J,=,K,=,T,Q,,n+1,=,JQ,,n,+,KQ,,n,Q

22、,,n+1,=,TQ,,n,+,TQ,,n,T,=0,Q,,n+1,=,Q,,n,T,=1,Q,,n+1,=,Q,,n,,,Q,Q,,,CP,J,C,K,•,T,T触发器,D,S,触发器类型的相互演化,1. 公式法：利用触发器次态方程，联解求转换逻辑,例如：,JK,触发器,D,触发器,JK,次态方程,:,Q,,n+1,=,JQ,,n,+,KQ,,n,,D,次态方程,:,Q,,n+1,=,D,=,D,(,Q,,n,+,Q,,n,)=,DQ,,n,+,DQ,,n,比较两个次态方程得：,J,=,D,,,K,=,D,,Q,Q,R,S,,,CP,J,C,K,•,D,,,JK,,D,、,T,、,RS,“

23、JK,”的 特性方程：,(一),JK,,,D,“D,” 的,,特性方程：,转换图,Q,Q,CP,,J,,,,,K,,,,,,,,,1J,,,C1,,,IK,,,,1,D,(二),JK,,,T,“T,” 的,,特性方程：,Q,Q,CP,,J,,,,,K,,,,,,,,,1J,,,C1,,,IK,,T,(三),JK,,,RS,Q,CP,S,,,R,,,,,,,,1J,,,C1,,,IK,,,Q,D,,,JK,,、,T,、,RS,(一),D,,,JK,D,：,JK,：,Q,Q,CP,J,,,K,,,,,,,,,D,,,C,,,,,,,,,,,&,&,1,>1,转换图,(二),D,,T,T

24、,：,Q,Q,CP,,,,,,,,,D,,,C,,,=1,T,,(三),D,,,RS,RS,：,(,RS,= 0),Q,Q,CP,S,,,R,,,,,,,,D,,,C,,,,,,,,&,1,>1,例,1：,四人抢答电路,。四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。,电路的核心用74LS175四D触发器。其内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,触发器的应用举例,47,,,,,,,,,,,,,,,,,,,,,CLR,D,,CP,Q,,,CLR,D,,CP,Q,,,CLR,D,,CP,Q,,,CLR,D,,CP,Q,,,,,

25、1,Q,1,D,2,Q,2,D,GND,4,Q,4,D,3,Q,3,D,时钟,请零,U,SC,公用清零,公用时钟,74LS175管脚图,48,+5V,,D,1,D,2,D,3,D,4,,CLR,,CP,,,,,,,,,,,,,,,,& 1,,,& 2,,,& 3,清零,CP,赛前先清零,,,,,,,0,输出为零发光管不亮,74LS175,49,CP,进入,,D触发器,,D,1,D,2,D,3,D,4,,CLR,CP,+5V,,,,,,,,,,,,,,,,& 1,,,& 2,,,& 3,清零,CP,,,,,,1,反相端都为,1,1,74LS175,50,,D,1,D,2,D,3,D,4,,CLR

26、,CP,,,,,,,,,,,,,,,,& 1,,,& 2,,,& 3,清零,CP,+5V,若有一按钮被按下，比如第一个钮。,,=1,,=0,0,0,,被封,此时其它按钮再按下，由于没有,CP 不起作用。,,,,C,Q,2,,D,,C,J,K,CP,,,,Q,1,1,例,2 画出图中,Q,1,、,Q,2,的波形，两个触发器的初始状态均为,0。,触发器的应用举例,52,CP,Q,2,0,Q,1,0,53,触发器应用,并行数据存储：,在一组触发器中同时保存来自并行线的几个数据位。,(寄存器),,计数：,数字计数器。,,分频：,对周期波形进行分,(减少)频。,,时序脉冲产生器,,控制器,t,s,t,

27、h,t,wh,t,wl,数据,D,时钟,CLK,1、数据输入信号的时间参数：,,,t,s,：数据建立时间,(,D,在,CLK,有效边沿之前提前到来的时间,),,t,h,：数据保持时间,(,D,在,CLK,有效边沿之后继续保持不变的时间,),2、时钟信号的时间参数：,,,t,wh,：时钟,CLK,保持高电平的最小持续时间,t,wl,：时钟,CLK,保持低电平的最小持续时间,f,max,：触发器最高工作频率,(,t,wh,+t,wl,保证触发器正常工作的最小时钟周期,),时间参数,时间参数,3、触发器的翻转延迟时间：,,tp：时钟信号幅度50%到触发器Q端输出信号幅度50%的时间间隔。,,总结,锁

28、存器与触发器器的区别,,基本,RS锁存器、门控RS锁存器,,门控D锁存器、主从D触发器与维持阻塞D触发器器,,基本JK锁存器、主从JK触发器与负边沿JK触发器,,触发器的相互转化,,第三章 时序逻辑,时序逻辑电路概述,,锁存器和触发器,,寄存器和移位寄存器,,计数器,,同步时序逻辑分析,,同步时序逻辑设计,,寄存器定义,由若干个锁存器或触发器构成的一次能并行存储多位二进制代码的时序逻辑电路。,,,74LS373 8D寄存器,8个门控D锁存器构成,,,,,电位端,G：CLK信号(高电平有效),,数据端,D：数据信号,,,输出控制端,(三态门使能端)：低电平有效,74LS374 8D寄存器,,,,

29、移位寄存器定义,定义：,在时钟信号控制下，将所存储的数据能够向左或向右进行移动的寄存器－数据移动,,,,,,,,,0,0,0,0,初始状态,A,0,0,0,X=A,B,A,0,0,X=B,C,B,A,0,X=C,D,C,B,A,X=D,,,,,,,数据输入,数据输出,串行,输,入,/向右移位/串行输出,,,,,,,数据输出,数据输入,串行,输,入,/向左移位/串行输出,移位寄存器的基本数据运动,,,,,,,数据输出,数据输入,,并行输入,/串行输出,,,,,,,数据输出,,串行输入,/并行输出,数据输入,移位寄存器的基本数据运动,,,,,,,数据输出,数据输入,,并行输入,/并行输出,,,,,

30、,,,循环右移,,,,,,,循环左移,移位寄存器的基本数据运动,寄存器,7种结构类型,,移位寄存器分类,右移寄存器：,寄存的数据向右进行移位。,,,左移寄存器：,寄存的数据向左进行移位。,,,,通用寄存器：,具有右移、左移、并行置数和保持功能的寄存器。,移位寄存器,移位寄存器,,右移寄存器,,Q,,n,+1,=,D,,i,=,Q,,n,i-1,i,左移寄存器,,Q,,n,+1,=,D,,i,=,Q,,n,i＋1,i,通用移位寄存器,(74LS299),清除,0,S,1,S,0,=00,保持,0,0,1,1,0,0,0,0,0,Q,A,Q,B,Q,C,Q,D,Q,A,S,1,S,0,=01,右移

31、,,D,A,=,S,R,D,i,=,Q,,n,i-,1,[,R,]=[,R,]/2+,S,R,0,1,0,1,0,1,Q,A,SR,0,0,0,0,Q,B,0,0,Q,C,S,1,S,0,=10,左移,,D,H,=,S,L,D,i,=,Q,,n,i+,1,[,R,]=2[,R,]+,S,R,0,1,0,1,SL,0,1,0,0,Q,C,Q,D,Q,B,S,1,S,0,=11,置数,a,~,h,,Q,A,~,Q,H,1,1,0,0,1,1,Q,A,Q,A,Q,B,Q,C,Q,D,通用移位寄存器,通用移位寄存器功能表,,串－串移位寄存器可提供从输入到输出的时间延迟，该时间延迟是寄存器中级数和时钟

32、频率的函数。,t,d,=8,µ,s,1µs,CLK,数据输入,数据输出,,,数据输入,CLK 1MHZ,C,Q,8,Q,8,,数据输出,8,位移位寄存器,移位寄存器应用：时间延迟,第三章 时序逻辑,时序逻辑电路概述,,锁存器和触发器,,寄存器和移位寄存器,,同步时序逻辑分析,,计数器,,同步时序逻辑设计,,,时序逻辑分析工具（一）,:逻辑方程,时序逻辑分析工具（一）,:逻辑方程,同步时序电路,：,所有存储电路中存储单元状态的变化都是在同一时钟信号操作下同时发生的。,,,,时序电路分类,异步时序电路,：,存储单元状态的变化不是同时发生的。可能有公共的时钟信号，也可能没有公共的时钟信号。,,时序电

33、路分类,同步时序电路分类,米里(Mealy）型电路,：,某时刻的输出是该时刻的输入和电路状态的函数,,,,,摩尔（Moore）型电路,：某时刻的输出仅是该时刻电路状态的函数，与该时刻的输入无关。,（*CP不是输入）,,,,将,输出方程,与,状态方程,结合在一起，用表格形式来表示同步时序逻辑电路的,次态,/输出,与,现态,/输入,的对应关系，称为状态表,,时序逻辑分析工具（二）,:状态表,米里型时序逻辑状态表,,[,X,],1,…,[,X,],i,,…,S,1,,S,11,/Z,11,,,S,i1,/Z,i1,…,…,…,…,…,…,S,j,,S,1j,/Z,1j,,…,S,ij,/Z,ij,,

34、…,…,…,…,…,…,X,,[,X,],i,—输入信号的第,i,种组合，,n,个输入有,2,n,种组合,S,j,——,k,个状态变量值的组合，共有,2,k,个状态,(现态),S,ij,——对应,[,X,],i,和,S,j,的次态,Z,ij,——对应,[,X,],i,和,S,j,的输出值,,通常，,S,j,，,S,ij,用字母表示时，称为,状态表,。如用二进制代码表示，可转换成,状态转移表,。,S,j,S,ij,/Z,ij,摩尔型时序逻辑状态表,,,[,X,],1,…,,[,X,],i,,…,Z,1,…,Z,m,S,1,,S,11,…,,S,i1,…,Z,11,,…,Z,m1,,…,…

35、 …,… …,S,j,,S,1j,…,S,ij,…,Z,1j,…Z,mj,,…,… …,… …,S,j,X,,,输出,Z,i,仅是状态变量,(现态,S,j,)的函数。次态,S,ij,仍是现态,(,S,j,)和输入(,X,i,)的函数。,,S,ij,S,1,-S,4,：,4,个状态，,X,：状态转移的输入条件，,Z,：对应,X,的输出。,米里型状态图例子,,S,1,,S,2,,S,3,,S,4,X,12,/Z,12,X,21,/Z,21,X,13,/Z,13,X,34,/Z,34,X,41,/Z,41,例如，在状态,S,3

36、,时，如有输入,X,34,则电路的状态由现态,S,3,转移到次态,S,4,状态，同时有,Z,34,的输出。,时序逻辑分析工具（三）,:状态图,摩尔型状态图例子,,S,1,/Z,1,X,12,X,21,X,13,X,34,X,41,,S,2,/Z,2,,S,3,/Z,3,,S,4,/Z,4,输出只与状态有关，输出,Z,写在状态圈内。,时序逻辑分析工具（三）,:状态图,,根据给定的逻辑图，写出：,,,(,1,),输出方程,(,Z,),,,,(,2,),激励方程,(,Yi,),,,,(,1,),建立状态方程,(,Q,i,n+1,),,,(,2,),由状态方程列出状态转移表,(,二进制代码,),,根据

37、状态转移表，建立,,状态表和状态图,,分析输出与输入的关系，,,说明时序逻辑电路的功能,3.6.2 同步时序逻辑电路的分析方法,,,,,,,1,,第,5步,：,根据状态转移表建立状态表和状态图,建立状态图,建立状态图,波形图,,例,2,同步时序逻辑分析,例：分析下图所示的时序逻辑电路功能,1.写出输出函数和控制函数：,D,4,=,y,3,,D,3,=,y,2,,D,2,=,y,1,,D,1,=,D,11,•,D,12,=,y,4,y,3,+,y,4,y,1,2.求得,时序逻辑电路的状态方程,y,4,n+1,=D,4,=,y,3,,y,3,n+1,=,D,3,=,y,2,,y,2,n+1,=,D

38、,2,=,y,1,,y,1,n+1,=,D,1,=D,11,•,D,12,=,y,4,y,3,+,y,4,y,1,同步时序逻辑分析,3.,作出状态表及状态图,同步时序逻辑分析,0000,,0001,,0011,,0111,,1000,,1100,,1110,,1111,,0100,,1010,,1101,,0110,,1011,,0101,,0010,,1001,,4.,逻辑功能分析：,,此电路是一个具有自启动能力的循环码,(Gray码、步进码),,计数器, 或者称为自恢复扭环移位寄存器、Johnson计数器。,,,自启动能力,,同步时序逻辑分析,5. 进一步讨论,0000,,0001,,00

39、11,,0111,,1000,,1100,,1110,,1111,,有效序列,0100,,1010,,1101,,0110,,1001,,0010,,0101,,1011,,无效序列,,,,,R,R,R,R,•,•,•,“,0,”,挂起，无自启动能力,,异步时序逻辑电路的分析,步骤：与同步时序电路分析步骤类似，仅仅在步骤,,增加列出时钟控制函数,,3.,状态表的生成要考虑各触发器的有效时钟信号,例：试分析下图所示的时序逻辑电路,1.写出各逻辑方程式。,CP,0,=,CP,CP,1,=,Q,0,,,,,,Q,Q,Q,Q,D,1,=,Q,1,n,D,0,=,Q,0,n,Z,=,Q,1,n,Q,0,

40、n,异步时序逻辑电路的分析,2. 将各驱动方程代入D触发器的状态方程，得时序电路的次态方程：,CP,0,=,CP,CP,1,=,Q,0,（,CP,由,0→1时此式有效,）,,（,Q,0,由,0→1时此式有效,）,,3. 列出该时序电路的状态表,现态,CP,,输出,00,11,1,11,10,0,10,01,0,01,00,0,状态表,1,Q,0,Q,n+1,n+1,,作状态转换图、时序图。,4. 逻辑功能分析,,由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，,Z,是借位信号。,10,/0,,/0,11,,,/1,

41、00,,/0,01,,Q,1,0,Q,Z,异步时序逻辑电路的分析,第三章 时序逻辑,时序逻辑电路概述,,锁存器和触发器,,寄存器和移位寄存器,,同步时序逻辑分析,,计数器,,同步时序逻辑设计,,,计数器,,计数器的功能：,,是记忆脉冲的个数。,用于定时、分频、产生节拍脉冲,,及进行数字运算等等。,其记忆脉冲的最大数目称为计,,数器的模,(,M,)。,计数器,,计数器的分类：,按计数器脉冲信号是否来自同一,CLK：,同步计数器和异步计数器,,,,按计数的功能：,加法计数器、减法计数器和可逆计数器,,,,按计数器的进位基数：,二进制计数器,(M=2,r,)、十进制计数器和任意进制计数器,计数器,,

42、同步计数器,例如：分析下图所示的同步计数器,,,,同步计数器,,,,,,,,,,同步计数器,,这个计数器是模,M,=8,的二进制加法计数器，当计满,8个数，输出为1。,CLK,Q,1,Q,2,Q,3,M8,的同步计数器的时序图,(,波形图,),,同步计数器,同步二进制加法计数器一般规律：,,若有,k,个触发器，模数为,M,=2,k,，除第一个触发器来一个脉冲翻转一次外，每个触发器翻转条件是，此触发器低位的所有触发器同时为,1态。,例如：,J,1,=,k,1,=1,J,i,=,k,i,=,Q,,n,1,Q,,n,2,…,Q,,n,i-1,,同步二进制减法计数器一般规律：,除第一个触发器来一个脉冲

43、翻转一次外，每个触发器翻转条件是，此触发器低位的所有触发器同时为,0态。,例如：,J,1,=,k,1,=1,J,i,=,k,i,=,Q,,n,1,Q,,n,2,…,Q,,n,i-1,,思考：用,D触发器构建同步计数器,用移位寄存器构成同步计数器,1、要求：若计数器的模为M，则,,,(1)移位寄存器要有M个状态，与计数器模M对应；,,,(2)M个状态循环变化。,,(移位寄存器移动后的每一组数即为一种状态),例：三位移位寄存器构成的扭环计数器。,,1、,K=3，M=2K,2、连接方式：,D,i,=Q,i-1,，,D,0,=Q,2,,D,,C,Q,0,,D,,C,Q,1,,D,,C,Q,2,ClK,

44、•,•,Q,2,CLK (Mi),Q,2,n,Q,1,n,Q,0,n,D,0,0,,1,,2,,3,,4,,5,,6,0,,0 0,0,,0 0 1,1,,0 1 1,3,,1 1 1,7,,1 1 0,6,,1 0 0,4,,0 0 0,0,1,,1,,1,,0,,0,,0,,1,3、状态转移关系,,,D,,C,Q,0,,D,,C,Q,

45、1,,D,,C,Q,2,Clk,•,•,Q,2,0,1,1,0,0,1,1,1,0,4、状态图,,0,,6,,1,,4,,3,,7,有效状态,,2,,5,无效状态,M6,计数器，不能,自启动,5、状态,Mi,的译码函数,,,,,,00,,,,01,,,11,,,10,,Q,2,Q,1,Q,0,Mi,1 1,0,1,Ф,1,1 1,1,Ф,,,异步计数器,例：分析下图所示的异步计数器,,,,,,触发器,Q,0,,J,0,=,K,0,=1,Q,0,n+1,=,Q,0,n,CP,0,=,CP,=,,触发器,Q,3,,J,3,=,Q,2,n,Q,1,n,K,3,=1,

46、Q,3,n+1,=,Q,3,n,Q,2,n,Q,1,n,CP,3,=,Q,0,n,=,,触发器,Q,2,,J,2,=,K,2,=1,Q,2,n+1,=,Q,2,n,CP,2,=,Q,1,n,=,,(1) 依次写出,Q,0,-,Q,3,的时钟控制函数和状态方程,0,1,2,3,触发器,Q,1,,J,1,=,Q,3,n,K,1,=1,Q,1,n+1,=,Q,3,n,Q,1,n,CP,1,=,Q,0,n,=,,异步计数器,,（,2）根据各级触发器的状态方程，作状态转移表,Q,0,n+1,=,Q,0,n,CP,0,=,CP,=,,Q,1,n+1,=,Q,3,n,Q,1,n,CP,1,=,Q,0

47、,n,=,,Q,2,n+1,=,Q,2,n,CP,2,=,Q,1,n,=,,Q,3,n+1,=,Q,3,n,Q,2,n,Q,1,n,CP,3,=,Q,0,n,=,,,（,3）由状态转移表作出状态图,Q,3,n,0 0 0 0,,0 0 0 1,,0 0 1 0,,0 0 1 1,,0 1 0 0,,0 1 0 1,,0 1 1 0,,0 1 1 1,,1 0 0 0,,1 0 0 1,,1 0 1

48、 0,,1 0 1 1,,1 1 0 0,,1 1 0 1,,1 1 1 0,,1 1 1 1,Q,2,n,Q,1,n,Q,0,n,CP,3,CP,2,CP,1,CP,0,0 0 0 1,,0 0 1 0,,0 0 1 1,,0 1 0 0,,0 1 0 1,,0 1 1 0,,0 1 1 1,,1 0 0 0,,1 0 0 1,,0

49、0 0 0,,1 0 1 1,,0 1 0 0,,1 1 0 1,,0 1 0 0,,1 1 1 1,,0 0 0 0,Q,3,n+1,Q,2,n+1,Q,1,n+1,Q,0,n+1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,0,,0,,0,,,,0,,0,,0,,,,0,,0,,0,,,,0,,0,,0,,,0,,,,0,,,,0,,,,0,,,,0,,,,0,,,,0,,,,0,,,0,,,,0

50、,,,,0,,,,0,,,,0,,,,0,,,,0,,,,0,,,,,,异步清零端,,异步计数器,计数器,根据二进制计数器一般规律，构造模,2,n,异步计数器,例如：设计模,2,n,（,n＝4）的异步二进制计数器,,Q,Q,T,,N,,Q,Q,T,,,Q,Q,T,,,Q,Q,T,,1,1,1,1,•,•,•,•,J,Q,1,n,Q,2,n,Q,3,n,Q,4,n,,Q,Q,J,,K,N,,Q,Q,J,,K,,Q,Q,J,,K,,Q,Q,J,,K,J,,Q,Q,D,N,,Q,Q,D,,Q,Q,D,,Q,Q,D,•,•,•,•,J,中规模集成计数器,,,,,74LS163同步二进制计

51、数器,清除：,0,,触发器清0,清除：,1,,P T: 0 0,,,,,:,1,保持原状态,0,1,0,清除：,1,,P T: 0 0,,,,,:,0,置数,0,1,0,清除：,1,,P T: 1 1,,,,,:,1,计数,1,0,1,,,功能表,,,74LS90异步计数器,74LS90异步计数器,74LS90异步计数器,74LS90异步计数器,74LS90异步计数器,中规模异步计数器,,,,,,,CP,1,CP,CP,2,Q,B,Q,D,Q,C,Q,A,2,5,Q,D,Q,C,Q,B,,,,0 0 0,0 0 1,0 1 0,0

52、1 1,1 0 0,,74LS90连接成,8421码,计数方式,Q,D,Q,C,Q,B,CP,2,Q,A,,CP,1,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1

53、 1,1 0 0 0,1 0 0 1,0 0 0 0,74LS90异步计数器,中规模异步计数器,74LS90连接成,5421码,计数方式,,,Q,A,2,CP,1,CP,,,,,CP,2,Q,B,Q,D,Q,C,5,,0 0 0 0 0,Q,A,Q,D,Q,C,Q,B,CP,1,,,,0 0 0 1 1,0 0 1 0

54、 2,0 0 1 1 3,0,1,0 0 4,1 0,0 0 5,1 0 0 1 6,1 0 1 0 7,1 0 1 1 8,1,1,0 0 9,,,0,,0,,0 0 0,,十进 制数,,,用中规模计数器构成任意进

55、制计数器,构成方法：可以通过预置法即设置不同的预置值来构,,成任意进制计数器,2.预置值的设定：设为,N,,原来计数器的模值，,,,M,,为所要实现的模值。,预置方法：,1. 通过预置控制,LD,异步预置：加计数 预置值＝,N,-,M,-1,,减计数 预置值＝,M,,同步预置：加计数 预置值＝,N,-,M,,减计数 预置值＝,M,-1,,,,,,CO,,BO,,0,Q,,,n,Q,,CR,,LD,,n,D,,1,D,,0,D,,U,CP,,D,CP,,,Q,1,计数器的一般模型,清零端，高电平有效,置数端，低电平有效,,并行数据输入端,输出端,,进位端，低电平输出,借位端，低电

56、平输出,加法计数时钟输入端,减法计数时钟输入端,进位和借位,进位：加法,10,/1,,/1,01,,,/1,00,,/0,11,,Q,1,0,Q,,,进位和借位,借位：减法,01,/1,,/1,10,,,/1,11,,/0,00,,Q,1,0,Q,,,预置方法,2.预置值的设定：设为,N,,原来计数器的模值，,,,M,,为所要实现的模值。,预置方法：,1. 通过预置控制,LD,预置方法,同步预置与异步预置,,,,异步预置：加计数 预置值＝,N,-,M,-1,,减计数 预置值＝,M,,同步预置：加计数 预置值＝,N,-,M,,减计数 预置值＝,M,-1,例：用模,10计数器构成模

57、6的计数器。,同步预置：,1、加法计数 预置值=,N-M=10-6=4,计数过程：,4 5 6 7 8 9,4,2、减法计数 预置值,=M-1=6-1=5,计数过程：,5 4 3 2 1 0,5,Q,D,Q,C,Q,B,Q,A,,COBO,D C B A,CK,74LS168,,LD,•,•,CLK,+5V,U/D,+5V,Q,D,Q,C,Q,B,Q,A,,COBO,D C B A,CP,74LS168,,LD,•,CLK,•,+5V,U/D,异步预置：,1、加法计数 预置值,=N-M-1=10-6

58、-1=3,计数过程：,3 4 5 6 7 8,,9,(,3,),2、减法计数 预置值=,M=6,计数过程：,6 5 4 3 2 1,,0,(,6,),Q,D,Q,C,Q,B,Q,A,,COBO,CR D C B A,CP,U,CP,D,,74LS192,,LD,•,•,CLK,Q,D,Q,C,Q,B,Q,A,,COBO,CR D C B A,CP,U,CP,D,,74LS192,,LD,•,•,CLK,•,+5V,•,+5V,复位法,同步复位和异步复位,采用复,0,法构造一个,M12,的计

59、数器。,分析：,74LS163,的计数状态如图,74LS163：M16,的计数器，同步复位，只有一个复位端,CR。,,0,,1,,2,,3,,4,,5,,6,,7,,8,,9,,10,,11,,12,,13,,14,,15,初态,同步复位，,Q,D,Q,C,Q,B,Q,A,=1011,时产生一个负电位加到,CR，,在下一个,CLK,上升沿到来时将计数器清,0。,,Q,D,Q,C,Q,B,Q,A,CLK,,CR,,,。,采用复,0,法构造一个,M6,的计数器。,分析：,74LS90,利用,8421,十进制计数器为基础，计数状态如图,74LS90：M2-5-10,计数器，异步复位，有,R,01,R

60、,02,和,R,91,R,92,两组复位输入端。,,0,,1,,2,,3,,4,,5,,6,异步复位，,Q,D,Q,C,Q,B,Q,A,=0110,时产生一个清零信号加到,R,01,R,02,端，计数器立刻清零。,,Q,D,Q,C,Q,B,Q,A,Clk,,,CP1,CP2,R,91,R,92,R,01,R,02,•,分析：利用,8421,十进制计数器为基础，计数状态如图,74LS90：,采用复,9,法构造一个,M6,的计数器,。,,9,,0,,1,,2,,3,,4,,5,异步复位，,Q,D,Q,C,Q,B,Q,A,=0101,时产生一个清零信号加到,R,91,R,92,端，计数器立刻复,9。

61、,,Q,D,Q,C,Q,B,Q,A,Clk,,,CP1,CP2,R,01,R,02,R,91,R,92,•,•,74LS163同步计数器,• 二进制(M16)同步加法计数器。,,• CO：进位输出，加计数在1111状态时产生一个正脉冲。,,•  P和T：控制计数，PT=1时计数。,,Q,D,Q,C,Q,B,Q,A,COLD,D C B A CLR,TP,,74LS163,(1),中规模计数器级联,•,CLK,•,2,片,74LS163,(,M=16,),组成,M=256,的计数器,同步,级联,,Q,D,Q,C,Q,B,Q,A,COLD,D C B A CLR,TP,,74L

62、S163,(1),,Q,D,Q,C,Q,B,Q,A,COLD,D C B A CLR,TP,,74LS163,(2),•,+V,CC,中规模计数器级联,同步级联,,,2,片,74LS192,(,M=10,),组成,M=100,的计数器,异步,级联,Q,D,Q,C,Q,B,Q,A,,COBO,CR D C B A,CP,U,CP,D,,74LS192,,LD,(,1,),异步级联,CLK,2,片,74LS192,(,M=10,),组成,M=100,的计数器,•,异步,级联,Q,D,Q,C,Q,B,Q,A,,COBO,CR D C B A,CP,U,CP,D,,7

63、4LS192,,LD,(,1,),Q,D,Q,C,Q,B,Q,A,,COBO,CR D C B A,CP,U,CP,D,74LS192,LD,,,(,2,),异步级联,任意模值计数器,,,计数器习题,1001,0100,74LS192是异步预置十进制可逆计数器,29－28－,…,.21－20－19－18－,…,11－10－,9,－29,,模20计数器,计数器习题,0010,0110,若要设置模,55的计数器，预置数是多少？,由两片,74LS163（同步模16加法计数器，同步复位，同步预置）级联组成的计数器，分析：,,⑴ 两个芯片的计数模值各为多少？各采用了哪种变模方式？,,⑵ 整个

64、计数器的模是多少？该电路采用了哪种级联方式？,第三章 时序逻辑,时序逻辑电路概述,,锁存器和触发器,,寄存器和移位寄存器,,同步时序逻辑分析,,计数器,,定时脉冲产生器,,同步时序逻辑设计,,C,1,输出,0，C,2,输出,1,C,1,输出,1，C,2,输出,1,C,1,输出,1，C,2,输出,0,×,×,0,低 导通,低 导通,不变 不变,高 截止,1,1,1,T,状态,v,O,v,I2,v,I1,R,D,输 出,输 入,v,O,v,OD,DISC,,,,,,,,5,k,Ω,5,k,Ω,5,k,Ω,T,D,G,2,Q,',Q,8,4,3,5,6,2,7,

65、1,,+,-,,C,1,+,-,,C,2,,,v,I1,TH,v,I2,TR,',V,CO,G,1,G,3,G,4,V,CC,,R,',D,,v,C2,v,C1,V,R2,V,R1,,,,,,,,,２,. 电路结构,将,555定时器的两个输入端连在一起作为信号输入端，即可得到施密特触发器。,滤波电容，为提高,V,R1,和,V,R2,的稳定性,信号输入端,,5,6,2,7,,v,I1,v,I2,V,R2,V,R1,0.01,μ,F,v,I,v,O,,,5,k,Ω,5,k,Ω,5,k,Ω,T,D,G,2,Q,',Q,8,4,3,1,,+,-,,C,1,+,-,,C,2,,,G,1,G,3,G,4,

66、V,CC,,v,C2,v,C1,V,R1,,,,,,,,,３,. 工作原理,,5,6,2,7,,v,I1,v,I2,V,R2,V,R1,0.01,μ,F,v,I,v,O,,,5,k,Ω,5,k,Ω,5,k,Ω,T,D,G,2,Q,',Q,8,4,3,1,,+,-,,C,1,+,-,,C,2,,,G,1,G,3,G,4,V,CC,,v,C2,v,C1,,,,,,,,,×,0,低 导通,低 导通,不变 不变,高 截止,1,1,1,T,状态,v,O,v,I,R,D,输 出,输 入,３,. 工作原理,v,O,O,t,v,I,O,t,v,o,由高电平变为低电平和由低电平变为高电平,,所对应的,v,I,值不同，就形成了施密特触发特性。,,5,6,2,7,,v,I1,v,I2,V,R2,V,R1,0.01,μ,F,v,I,v,O,,,5,k,Ω,5,k,Ω,5,k,Ω,T,D,G,2,Q,',Q,8,4,3,1,,+,-,,C,1,+,-,,C,2,,,G,1,G,3,G,4,V,CC,,v,C2,v,C1,,,,,,,,,用,555定时器接成的多谐振荡器,多谐