微型计算机原理与接口技术第3章

《微型计算机原理与接口技术第3章》由会员分享，可在线阅读，更多相关《微型计算机原理与接口技术第3章（46页珍藏版）》请在装配图网上搜索。

1、微型计算机原理与接口技术,第 3 章,存储器及其组成设计,在现代计算机中,存储器处于全机中心地位,3.1 概述,存储器,运算器控制器,输入,输出,复习：存储器各个概念之间的关系,单元地址,0000,0001,.,.,.,.,.,.,.,.,XXXX,存储单元,存储元,存储体,1.存储容量,（Memory Capacity）,存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息,1字节（,Byte)即为8位二进制数,2字节即为1个“字”(word),4字节即为1个“双字”(Dword),1K,容量为,1024,个单元,1,M=1024K=1024*1024,单元,1,G=1024M,1T

2、=1024G,10000101,一.计算机系统存储器的主要性能指标,2.存取时间,（Memory Access Time）,3存储周期,(Memory Cycle Time),4可靠性,（Reliability）,5功耗与集成度,（Power Loss and Integration Level）,6性能价格比,(Cost Performance),7存取宽度,(Access Width),二.存储器分类:,1.按存储介质分,半导体存储器,：用半导体器件组成的存储器。,磁表面存储器：,用磁性材料做成的存储器。,2.按存储方式分,随机存储器,：任何存储单元的内容都能被随机存取，且存取,时间和存储

3、单元的物理位置无关。,顺序存储器：,只能按某种顺序来存取，存取时间和存储单元,的物理位置有关。,3.按存储器的读写功能分,只读存储器(ROM),：存储的内容是固定不变的，只能读出而,不能写入的半导体存储器。,随机读写存储器(RAM),：既能读出又能写入的半导体存储器。,4.按信息的可保存性分,非永久记忆的存储器,：断电后信息即消失的存储器。,永久记忆性存储器：,断电后仍能保存信息的存储器。,5.按在计算机系统中的作用分,根据存储器在计算机系统中所起的作用，可分为:,主存储器,、,辅助存储器,、,高速缓冲存储器,、,控制存储器,等。,半,导,体,存,储,器,只读,存储器,ROM,随机读写,存储器

4、,RAM,掩膜,ROM,可编程,ROM,（,PROM,）,可擦除,ROM,（,EPPROM,）,电擦除,ROM,（,E,2,PROM,）,静态,RAM,（,SRAM,）,动态,RAM,（,DRAM,）,半导体存储器,内存条,:,由于动态,RAM,集成度高，价格较便宜，在微机系统中使用的动态,RAM,组装在一个条状的印刷板上。系统配有动态,RAM,刷新控制电路，不断对所存信息进行“再生”。,1.RAM：,随机存储器,是“内存”的重要组成部分，CPU执行指令可对其进行“读”、“写”操作。,静态,RAM,：,集成度低，信息稳定，读写速度快。,动态,RAM,：,集成度高，容量大，缺点是信息存储不稳定，

5、只能保持几个毫秒，为此要不断进行“信息再生”，即进行“刷新”操作。,2.ROM:,只读存储器，所存信息只能读出,不能写入。,缺点,不能重写,只能一次性改写,只读存储器,掩模式,(ROM),一次编程,(PROM),多次编程,(EPROM),(EEPRPM),定义,数据在芯片制造过程中就确定,用户可自行改变产品中某些存储元,可以用紫外光照 射或电擦除原来的数据，然后再重新写入新的数据,优点,可靠性和集成度高，价格便宜,可以根据用户需要编程,可以多次改写ROM中的内容,闪速存储器,Flash memory,4.高速缓冲存储器Cache:,Cache位于CPU与主存储器之间，由高速静态RAM组成。容量

6、较小，为提高整机的运行速度而设置,应用程序不能访问Cache，CPU内部也有Cache。,3.ROM/EPROM在微机系统中的应用:,存放“基本输入,/,输出系统程序”,(,简称,BIOS),。,BIOS,是计算机最底层的系统管理程序,操作系统和用户程序均可调用。,5.闪速存储器,什么是闪速存储器？,Flash Memory,闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。,特点：,固有的非易失性,(2),廉价的高密度,(3),可直接执行,(4),固态性能,闪速存储器的工作原理,电擦除和重新编程能力,闪速存储器是在EPROM功能基础上增加

7、了电路的电擦,除和重新编程能力。28F256A引入一个指令寄存器来实,现这种功能。其作用是：,(1)保证TTL电平的控制信号输入；,(2)在擦除和编程过程中稳定供电；,(3)最大限度的与EPROM兼容。,采用并行操作方式,-双端口存储器,芯片技术,研究开发高性能芯片技术，如：,DRAM,FPMDEDO,EDRAMCDRAM,SDRAM,RambusDRAM,。,6.高速存储器,采用并行主存储器,提高,读出并行性,-多模块交叉存储器,主存储器采用更高速的技术来缩短存储器的读出时间,-相联存储器,(2),结构技术,由于CPU和主存储器在速度上不匹配，限制了高速计算。,为了使CPU不至因为等待存储器

8、读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。,Synchronous Dynamic Random Access Memory,同步动态随机存取存储器，同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。,1.存储体,一个基本存储电路只能存储一个二进制位。,将基本的存储电路有规则地组织起来，就是存储体。,存储体又有不同的组织形式,：,将各个字的,同一位,组织在一个芯片中，如：8118 16K*1（DRAM）,将各个字的,4位,组

9、织在一个芯片中，如：2114 1K*4（SRAM）,将各个字的,8位,组织在一个芯片中，如：6116 2K*8（SRAM）。,2.外围电路,为了区别不同的存储单元，就给他们各起一个号给于不同的地,址，以地址号来选择不同的存储单元。,于是电路中要有,地址译码器,、,I/O电路,、,片选控制端CS,、,输出缓冲,器,等,外围电路,三.存储器（芯片）结构与存储原理,故：,存储器（芯片）=存储体+外围电路,3.存储原理,小 园 点：,存储空间，每一个都有一个唯一的地址线同它相连（bit),地址译码器：,接收到地址总线送来的地址数据之后，它会根据这个数据定位CPU想要调用的数据所在的位置，然后数据总线就

10、会把其中的数据传送到CPU,关键词：,行 线 矩阵,4.地址译码,单译码方式适用于小容量存储器中，只有一个译码器。,双译码方式地址译码器分成两个，可,减少,选择线的数目。,例：1024*1 的存储器,5.驱动器,双译码结构中，在译码器输出后加驱动器，驱动器挂在各条X方向选择线上的所有存储元电路。,6.I/O电路,处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。,7.片选,在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。,8.输出驱动电路,为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这

11、就用到三态输出缓冲器。,8.一个实际的静态RAM的例子,Intel 2114 存储器芯片,1024*4 的存储器4096 个基本存储单元，排成 64*64 的矩阵，需 10 根地址线寻址。,X 译码器输出 64 根选择线，分别选择 1-64 行，,Y 译码器输出 16 根选择线，分别选择 1-16 列控制各列的位线控制门。,写允许,片选,16,M,容量的存储器,地址范围：,000000,H,FFFFFFH,由,24,根地址线提供地址码。,1M,容量的存储器,地址范围：,00000,H,FFFFFH,由,20,根地址线提供地址码。,四.存储器的读写操作:,系统为每一单元编排一个地址，地址码为二进

12、制数，习惯上写成16进制。,1.存储器容量由地址线“宽度”决定：,4G,容量的存储器,地址范围：,0000,0000,H,FFFF,FFFFH,由,32,根地址线提供地址码。,例,：容量为8KB（2,13,B）的存储器地址范围：0000H1FFFH，由13根地址线提供地址。,A11,A12,A0,0000H,0001H,1FFFH,地,址,译,码,器,读写控制电路,存储体,存储器读写命令,数据线D0-D8,地址线,2.存储器读写示意:,读,存储器过程,某一存储单元的内容,送往CPU,数据线。,CPU通过地址线发出地址；,由地址译码器对地址进行“翻译”,选中某一存储单元；,CPU发出存储器读命令

13、,0000H,存储器,C,P,U,地,址,线,A12,A0,1FFFH,地,址,译,码,器,读写控制电路,CPU控制线,数据线,C,P,U,数据,线,A11,0001H,89H,存储器读命令,1234H,89H,写,存储器过程,0000H,存储器,C,P,U,地,址,线,A12,A0,1FFFH,地,址,译,码,器,读写控制电路,CPU控制线,数据线,C,P,U,数据,线,A11,0001H,CPU通过地址线发出地址，并把数据放到数据线上；,1101000110101,36H,CPU发出存储器写命令；,存储器写命令,由地址译码电路对地址线进行“翻译”,“选中”某一单元；,1A35H,89H,把

14、数据线信息送入,选中的,存储单元。,36H,3.2 微型计算机系统中的存储器组织,现代计算机中的存储器处于全机中心地位,容量大，速度快，成本低,为解决三者之间的矛盾，目前通常采用,多级存储器体系结构,，即使用,高速缓冲存储器、主存储器和外存储器,。,对存储器的要求是：,寄存器,Cache,主存储器,辅助存储器,名称,高速缓冲,存储器,主存储器,外存储器,简称,Cache,主存,外存,用途,高速存取指令和数据,存放计算机运行期间的大量程序和数据,存放系统程序和大型数据文件及数据库,特点,存取速度快，但存储容量小,存取速度较快，存储容量不大,存储容量大，位成本低，速度慢,存储器的用途和特点,存储器

15、的基本组织,(1)与CPU的连接,主要是,地址线、控制线、数据线,的连接。,(2)多个芯片连接,设计的,存储器容量与实际提供的存储器多有不符。实际使用时，需进行,字和位扩展,(多个芯片连接），组成所需要的实际的存储器,例如：存储器容量为8K8，若选用2114芯片(1K 4)，则需要：,A,0,A,12,D,0,D,7,位扩展法,只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求。,用8k*1的片子组成8k*8的存储器需 8 个芯片,地址线需 13 根 数据线 8 根,控制线 WR接存储器的WE,2:4,16K,8,16K,8,16K,8,16K,8,字扩展法,用16K,8位的芯

16、片组成64,K,8位的存储器需4个芯片,地址线 共需16根 片内：(2,14,=16384)14根，选片：2根,数据线 8根 控制线 WE,最低地址,最高地址,C000,FFFF,00,0000,0000,0000,11,1111,1111,1111,11,11,4,最低地址,最高地址,8000,BFFF,00,0000,0000,0000,11,1111,1111,1111,10,10,3,最低地址,最高地址,4000,7FFF,00,0000,0000,0000,11,1111,1111,1111,01,01,2,最低地址,最高地址,0000,3FFF,00,0000,0000,0000,11,1111,1111,1111,00,00,1,说明,总地址,片内,A,13,A,12,.A,1,A,0,选片,A,15,A,14,地址,片号,地址空间分配表,CPU,用1k,4 的存储器芯片 2114 组成 2k,8 的存储器,字位同时扩展法,例：,有若干片1K8位的SRAM芯片，采用字扩展方法构成4KB存储器，问：(1)需要多少片RAM芯片？(2)该存储器需要多少地址位？(3)画出该存储器