门电路与可编程逻辑器

《门电路与可编程逻辑器》由会员分享，可在线阅读，更多相关《门电路与可编程逻辑器（87页珍藏版）》请在装配图网上搜索。

1、第 5章 门 电 路 与 可 编程 逻 辑 器 件 概 述逻 辑 门 电 路可 编 程 逻 辑 器 件CPLD/FPGA的 基 本 结 构VHDL描 述 逻 辑 门 电 路本 章 小 结 TTL 即 Transistor-Transistor Logic CMOS 即 Complementary Metal-Oxide-Semiconductor 一 、 门 电 路 的 作 用 和 常 用 类 型 按 功 能 特 点 不 同 分 普 通 门(推 拉 式 输 出 ) CMOS传 输 门 输 出开 路 门 三 态 门 门 电 路 (Gate Circuit) 指 用 以 实 现 基 本 逻 辑 关

2、 系 和常 用 复 合 逻 辑 关 系 的 电 子 电 路 。是 构 成 数 字 电 路 的 基 本 单 元 之 一按 逻 辑 功 能 不 同 分 与 门 或 门 非 门 异 或 门 与 非 门 或 非 门 与 或 非 门 按 电 路 结 构 不 同 分 TTL 集 成 门 电 路 CMOS 集 成 门 电 路 输 入 端 和 输 出 端 都 用三 极 管 的 逻 辑 门 电 路 。 用 互 补 对 称 MOS 管 构 成 的 逻 辑 门 电 路 。 二 、 高 电 平 和 低 电 平 的 含 义 高 电 平 和 低 电 平 为 某 规 定 范 围 的 电 位 值 ， 而 非 一 固 定 值

3、。 高 电 平 信 号 是 多 大 的 信 号 ？ 低电 平 信 号 又 是 多 大 的 信 号 ？1 0高 电 平低 电 平 0 1高 电 平低 电 平正 逻 辑 体 制 负 逻 辑 体 制由 门 电 路 种 类 等 决 定 自 20世 纪 60年 代 以 来 ， 数 字 集 成 电 路 已 经 历 了 从 SSI、 MSI、 LSI到 VLSI的 发 展 过 程 。 数 字 集 成 电 路 按 照 芯 片 设 计 方法 的 不 同 大 致 可 以 分 为 三 类 ： 通 用 型 中 、 小 规 模 集 成 电 路 ； 用 软 件 组 态 的 大 规 模 、 超 大 规 模 集 成 电 路

4、， 如 微 处理 器 、 单 片 机 等 ； 专 用 集 成 电 路 ASIC。 为 用 户 需 要 而 设 计 的 LSI或 VLSI电 路 。 可 以 通 过 VHDL硬 件描 述 语 言 和 专 门 的 开 发 平 台 ， 将 LSI或 VLSI电 路 下 载 写 入 到PLD可 编 程 逻 辑 器 件 上 ， 构 成 单 片 数 字 集 成 系 统 或 专 用 数 字 集成 电 路 ASIC。 能 完 成 这 种 功 能 的 器 件 就 是 PLD可 编 程 逻 辑 器 件 。三 、 可 编 程 逻 辑 器 件 ABC V1 V2 V3 V4V5V6VD1VD2VD3R1 R2 R4R

5、5RB RCB1C1 C2 E2 YVCC+5V输 入 级 中 间 倒 相 级 输 出 级STTL系 列 与 非 门 电 路 逻 辑 符 号2.8 k 900 50 3.5 k500 250 5.2.1 TTL 门 电 路 的 工 作 原 理 一 、 典 型 TTL 与 非 门 电 路 （ CT54/74S系 列 为 例 ） 除 V4外 ， 采用 了 抗 饱 和 三 极管 ， 用 以 提 高 门电 路 工 作 速 度 。V4不 会 工 作 于 饱和 状 态 ， 因 此 用普 通 三 极 管 。 输 入 级 主 要 由 多 发 射 极 管 V1 和 基极 电 阻 R1 组 成 ， 用 以 实 现

6、 输 入 变 量 A、B、 C 的 与 运 算 。 VD1 VD3 为 输 入 钳 位 二 极 管 ， 用 以抑 制 输 入 端 出 现 的 负 极 性 干 扰 。 正 常 信号 输 入 时 ， VD1 VD3不 工 作 ， 当 输 入 的负 极 性 干 扰 电 压 大 于 二 极 管 导 通 电 压 时 ，二 极 管 导 通 ， 输 入 端 负 电 压 被 钳 在 -0.7 V上 ， 这 不 但 抑 制 了 输 入 端 的 负 极 性 干扰 ， 对 V1 还 有 保 护 作 用 。 中 间 级 起 倒 相 放 大 作用 ， V2 集 电 极 C2 和 发 射 极 E2 同 时 输 出 两 个

7、 逻 辑 电 平相 反 的 信 号 ， 分 别 驱 动 V3和 V5。 RB、 RC 和 V6 构 成 有源 泄 放 电 路 ， 用 以 减 小 V5管 开 关 时 间 ， 从 而 提 高 门电 路 工 作 速 度 。 输 出 级由 V3、 V4、 R4、 R5和 V5组 成 。 其 中 V3 和 V4 构成 复 合 管 ，与 V5 构 成 推拉 式 输 出 结构 ， 提 高 了负 载 能 力 。 VD1 VD3 在 正 常 信 号 输入 时 不 工 作 ， 因 此 下 面 的 分析 中 不 予 考 虑 。 RB、 RC 和V6 所 构 成 的 有 源 泄 放 电 路 的作 用 是 提 高 开

8、 关 速 度 ， 它 们不 影 响 与 非 门 的 逻 辑 功 能 ，因 此 下 面 的 工 作 原 理 分 析 中也 不 予 考 虑 。 8.2k 因 为 抗 饱 和 三 极 管 V1的 集 电 结 导 通 电 压 为 0.4 V，而 V2、 V5 发 射 结 导 通 电 压为 0.7 V， 因 此 要 使 V 1 集 电结 和 V2、 V5 发 射 结 导 通 ，必 须 uB1 1.8 V。 0.3 V3.6 V3.6 V 输 入 端 有 一 个 或 数 个 为 低 电 平 时 ， 输 出 高 电 平 。 输 入 低 电 平 端 对 应 的 发 射 结导 通 ， uB1= 0.7 V +

9、0.3 V = 1 VV1管 其 他 发 射 结 因 反 偏 而 截 止 。 1 V这 时 V2、 V5 截 止 。 V2 截 止使 V1 集 电 极 等 效 电 阻 很 大 ， 使 IB1 IB1(sat) ， V1 深 度 饱 和 。V 2 截 止 使 uC2 VCC = 5 V， 5 V因 此 ， 输 入 有 低 电 平 时 ， 输 出 为 高 电 平 。 截 止截 止深 度饱 和V3 微 饱 和 ， V4 放 大 工 作 。uY = 5V - 0.7 V - 0.7 V = 3.6 V电 路 输 出 为 高 电 平 。 微 饱 和放 大 二 、 TTL 与 非 门 的 工 作 原 理

10、综 上 所 述 ,该 电 路 实 现 了 与 非 逻 辑 功 能 ,即 ABCY 3.6 V3.6 V3.6 V因 此 ， V1 发 射 结 反 偏 而 集 电 极正 偏 ， 称 处 于 倒 置 放 大 状 态 。 1.8 V这 时 V2、 V5 饱 和 。 uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V使 V3 导 通 ， 而 V4 截 止 。 1 V uY = UCE5(sat) 0.3 V 输 出 为 低 电 平 因 此 ， 输 入 均 为 高 电 平 时 ， 输 出 为 低 电 平 。 0.3 V V4 截 止 使 V5 的 等 效 集 电 极

11、电 阻 很 大 ， 使 IB5 IB5(sat) ， 因此 V5 深 度 饱 和 。 倒 置 放 大 饱和饱 和 截 止导 通 TTL 电 路 输 入 端 悬空 时 相 当 于 输 入 高 电 平 。 输 入 均 为 高 电 平 时 ， 输 出 低 电 平 VCC 经 R1 使 V1 集 电 结 和 V2、V5 发 射 结 导 通 ， 使 uB1 = 1.8 V。 深注 意 BA Y 非 门 的 线 与 连 接 图 示 电 路 为 两 个 非 门 的 输 出 端 直接 连 接 的 情 况 。 其 输 出 与 输 入 间 的 关系 为 BAY 两 个 逻 辑 门 输 出 端 相 连 ， 可 以

12、实现 两 输 出 相 与 的 功 能 ， 称 为 线 与 。 在 用 门 电 路 组 合 各 种 逻 辑 电 路 时 ，如 果 能 将 输 出 端 直 接 并 接 ， 有 时 能 大大 简 化 电 路 。 前 面 介 绍 的 推 拉 式 输 出 结 构 的 TTL门 电 路 是 不 能 将 两 个 门的 输 出 端 直 接 并 接 的 。三 、 其 他 功 能 的 TTL 门 电 路 两 个 与 非 门 输 出 直 接 相 连 接 的 情 况 VCC T4T3D4 Y1V CC T4T3D4 Y2T2 VOHVOL 如 图 所 示 的 连 接 中 ， 如 果Y1输 出 为 高 电 平 ， Y2

13、输 出 为 低电 平 ， 由 于 推 拉 式 输 出 级 总 是呈 现 低 阻 抗 ， 因 此 将 会 有 一 个很 大 的 负 载 电 流 流 过 两 个 输 出级 ， 该 电 流 远 远 超 过 正 常 工 作电 流 ， 甚 至 会 损 坏 门 电 路 。 为 了 使 TTL门 能 够 实 现 线与 ， 把 输 出 级 改 为 集 电 极 开 路的 结 构 ， 简 称 OC门 。 使 用 时 需 外 接上 拉 电 阻 RL 即 Open collector gate， 简 称 OC 门 。 常 用 的 有 集 电 极 开 路 与 非 门 、 三 态 门 、 或 非 门 、 与或 非 门 和

14、 异 或 门 等 。 它 们 都 是 在 与 非 门 基 础 上 发 展 出 来的 ， TTL 与 非 门 的 上 述 特 性 对 这 些 门 电 路 大 多 适 用 。 VC 可 以 等 于 VCC也 可 不 等 于 VCC （ 一 ） 集 电 极 开 路 与 非 门 1. 电 路 、 逻 辑 符 号 和 工 作 原 理 输 入 都 为 高 电 平 时 ， V2 和 V5 饱 和 导 通 ， 输 出为 低 电 平 UOL 0.3 V 。 输 入 有 低 电 平 时 ， V2和 V5 截 止 ， 输 出 为 高 电 平 UOH VC 。 因 此 具 有 与 非 功 能 。 工 作 原 理 OC

15、门 相 当 于 与 门 作 用 。 因 为 Y1、 Y2 中 有 低 电平 时 ， Y 为 低 电 平 ； 只 有 Y1、 Y2 均 为 高 电 平 时 ， Y才 为 高 电 平 ， 故 Y = Y1 Y2。2. 应 用 (1) 实 现 线 与 两 个 或 多 个 OC 门 的 输 出 端 直 接 相 连 ，相 当 于 将 这 些 输 出 信 号 相 与 ， 称 为 线 与 。 Y 只 有 OC 门 才 能 实 现 线 与 。 普 通 TTL 门 输 出 端 不 能 并 联 ， 否 则 可 能 损 坏 器 件 。注 意 CDABCDABY (2)驱 动 显 示 器 和 继 电 器 等 例 下

16、图 为 用 OC 门 驱 动 发 光 二 极 管 LED 的 显 示 电 路 。 已 知 LED 的 正 向 导 通 压 降 UF = 2V， 正 向 工 作 电 流 IF = 10 mA， 为 保 证 电 路 正 常 工 作 ， 试 确 定 RC 的 值 。解 ： 为 保 证 电 路 正 常 工 作 ， 应 满 足 FC OLFV5 C IR UUIR mA 10V 3.0V 2V 5 C R即因 此 RC = 270 分 析 ： 该 电 路 只 有 在 A、 B 均 为高 电 平 ， 使 输 出 uO 为 低 电 平 时 ，LED 才 导 通 发 光 ； 否 则 LED 中 无 电 流 流

17、 通 ， 不 发 光 。 要 使 LED 发 光 ， 应 满 足IRc IF = 10 mA。 TTL CMOSRL VDD+5 V(3)实 现 电 平 转 换 TTL 与 非 门 有 时 需 要 驱 动 其 他 种 类 门 电 路 ， 而 不同 种 类 门 电 路 的 高 低 电 平 标 准 不 一 样 。 应 用 OC 门 就可 以 适 应 负 载 门 对 电 平 的 要 求 。 OC 门 的 UOL 0.3V， UOH VDD， 正 好 符 合 CMOS 电 路 UIH VDD， UIL 0的 要 求 。 即 Tri-State Logic 门 ，简 称 TSL 门 。 其 输 出 有

18、高电 平 态 、 低 电 平 态 和 高 阻态 三 种 状 态 。三 态 输 出 与 非 门 电 路 EN = 1 时 ， P = 0， uP = 0.3V0 11 0.3V1V导 通 截 止截 止 另 一 方 面 ， V1 导 通 ， uB1 = 0.3V + 0.7V = 1V, V2、 V5 截 止 。 这 时 ， 从 输 出 端 Y 看 进 去 ，对 地 和 对 电 源 VCC 都 相 当 于 开路 ， 输 出 端 呈 现 高 阻 态 ， 相 当于 输 出 端 开 路 。Y=AB1V导 通 截 止 截 止Z 这 时 VD 导 通 ， 使 uC2 = 0.3 V + 0.7 V = 1

19、V， 使 V4 截 止 。（ 二 ） 三 态 输 出 门 1. 电 路 、 逻 辑 符 号 和 工 作 原 理 工 作 原 理 EN = 0 时 ， P = 1， VD 截 止电 路 等 效 为 一 个 输 入 为 A、 B 和1 的 TTL 与 非 门 。 Y = AB 综 上 所 述 ， 可 见 ：(二 )三 态 输 出 门 1. 电 路 、 逻 辑 符 号 和 工 作 原 理 只 有 当 使 能 信 号 EN = 0 时 才 允 许 三 态门 工 作 ， 故 称 EN 低 电 平 有 效 。EN 称 使 能 信 号 或 控 制 信 号 ，A、 B 称 数 据 信 号 。当 EN = 0

20、时 ， Y = AB，三 态 门 处 于 工 作 态 ；当 EN = 1 时 ， 三 态 门 输 出 呈现 高 阻 态 ， 又 称 禁 止 态 。 EN 即 Enable功 能 表 Z0 AB1 YEN使 能 端 的 两 种 控 制 方 式使 能 端 低 电 平 有 效 使 能 端 高 电 平 有 效功 能 表 Z1 AB0 YEN EN 2. 应 用 任 何 时 刻 EN1、 EN2、 EN3 中 只 能 有 一 个 为 有 效 电 平 ，使 相 应 三 态 门 工 作 ， 而 其 他 三态 输 出 门 处 于 高 阻 状 态 ， 从 而实 现 了 总 线 的 复 用 。总 线 (1)构 成

21、 单 向 总 线 DI DO/DIDO 0 0高 阻 态工 作 DI EN = 0 时 ，总 线 上 的 数 据 DI经 反 相 后 在 G2 输出 端 输 出 。(2)构 成 双 向 总 线 DI DO/DIDO1 1工 作 DO高 阻 态 EN = 1 时 ，数 据 DO 经 G1 反 相 后 传 送 到总 线 上 。 工 作高 阻 态 时 ，数 据 经反 相 后 传 送 到总 线 上 。 TTL 集 成 门 的 类 型 很 多 ,那 么如 何 识 别 它 们 ?各 类 型 之 间 有 何 异同 ?如 何 选 用 合 适 的 门 ?5.2.2 TTL数 字 集 成 电 路 的 各 种 系

22、列 和 主 要 参 数1. 各 系 列 TTL 数 字 集 成 电 路 的 比 较 与 选 用 用 于 民 品 用 于 军 品 具 有 完 全 相 同 的 电 路 结 构 和 电 气 性 能参 数 ， 但 CT54 系 列 更 适 合 在 温 度 条 件 恶劣 、 供 电 电 源 变 化 大 的 环 境 中 工 作 。 按 工 作 温 度 和 电 源 允 许 变 化 范 围 不 同 分 为 CT74系 列 CT54 系 列 向 高 速发 展 向 低 功耗 发 展 按 平 均 传 输 延 迟 时 间 和 平 均 功 耗 不 同 分 向 减 小功 耗 -延 迟 积发 展 措 施 ： 增 大 电 阻

23、 值 措 施 ：(1) 采 用 SBD 和 抗 饱 和 三 极 管 ；(2) 采 用 有 源 泄 放 电 路 ；(3) 减 小 电 路 中 的 电 阻 值 。 其 中 ， LSTTL 系 列 综 合 性 能 优 越 、 品 种 多 、价 格 便 宜 ； ALSTTL 系 列 性 能 优 于 LSTTL， 但 品种 少 、 价 格 较 高 ， 因 此 实 用 中 多 选 用 LSTTL。 CT74 系列( 即标准 TTL ) CT74L 系 列(即 低 功 耗 TTL简 称 LTTL) CT74H 系 列(即 高 速 TTL简 称 HTTL) CT74S 系 列(即 肖 特 基 TTL简 称 S

24、TTL) CT74AS 系 列(即 先 进 肖 特 基 TTL简 称 ASTTL) CT74LS 系 列(即 低 功 耗 肖 特 基 TTL 简 称 LSTTL) CT74ALS 系 列(即 先 进 低 功 耗 肖 特 基 TTL 简 称 LSTTL) 集 成 门 的 选 用 要 点(1)实 际 使 用 中 的 最 高 工 作 频 率 fm 应 不 大 于 逻 辑 门 最 高 工 作 频 率 fmax 的 一 半 。 实物图片 (2)不 同 系 列 TTL 中 ， 器 件 型 号 后 面 几 位 数 字 相 同 时 ， 通常 逻 辑 功 能 、 外 型 尺 寸 、 外 引 线 排 列 都 相

25、同 。 但 工 作 速度 (平 均 传 输 延 迟 时 间 tpd )和 平 均 功 耗 不 同 。 实 际 使 用时 ， 高 速 门 电 路 可 以 替 换 低 速 的 ； 反 之 则 不 行 。 例 如 CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00 xx74xx00 引 脚 图 双 列 直 插 14 引 脚四 2 输 入 与 非 门 电 压 传 输 特 性 测 试 电 路 0uO/V uI/V0.31.02.03.03.6 1.0 2.0A C DBUOH UOLSTTL与 非 门 电 压 传 输 特 性 曲 线2.TTL数 字

26、集 成 电 路 的 主 要 参 数 1. TTL与 非 门 的 电 压 传 输 特 性 和 噪 声 容 限 输 出 电 压 随 输 入 电 压 变 化 的 特 性 uI 较 小 时 工 作 于 AB 段 ，这 时 V2、 V5 截 止 ， V3、 V4 导 通 ， 输 出 恒 为 高 电 平 ，UOH 3.6V， 称 与 非 门 工作 在 截 止 区 或 处 于 关 门 状态 。 uI 较 大 时 工 作 于 BC 段 ， 这 时 V2、 V5 工 作 于放 大 区 ， uI 的 微 小 增 大引 起 uO 急 剧 下 降 ， 称 与非 门 工 作 在 转 折 区 。 uI 很 大 时 工 作

27、 于 CD 段 ，这 时 V2、 V5 饱 和 ， 输 出 恒 为低 电 平 ， UOL 0.3V， 称 与 非门 工 作 在 饱 和 区 或 处 于 开 门 状态 。 电 压 传 输 特 性 测 试 电 路 0uO/V uI/V0.31.02.03.03.6 1.0 2.0A C DBUOH UOLSTTL与 非 门 电 压 传 输 特 性 曲 线饱 和 区 ： 与 非 门处 于 开 门 状 态 。 截 止 区 ： 与 非 门处 于 关 门 状 态 。 转 折 区 下 面 介 绍 与 电 压 传 输 特性 有 关 的 主 要 参 数 ：有 关 参 数 0uO/V uI/V0.31.02.03

28、.03.6 1.0 2.0A C DBUOH UOL电 压 传 输 特 性 曲 线标 准 高 电 平 USH 当 uO USH 时 ， 则 认 为 输 出 高电 平 ， 通 常 取 USH = 3 V。 标 准 低 电 平 USL当 uO USL 时 ， 则 认 为 输 出 低电 平 ， 通 常 取 USL = 0.3 V。 关 门 电 平 UOFF保 证 输 出 不 小 于 标 准 高 电 平 USH 时 ,允 许 的 输 入 低 电 平 的 最 大 值 。开 门 电 平 UON保 证 输 出 不 高 于 标 准 低 电 平 USL 时 ,允 许 的 输 入 高 电 平 的 最 小 值 。阈

29、 值 电 压 UTH转 折 区 中 点 对 应 的 输 入 电 压 ，又 称 门 槛 电 平 。 USH = 3VUSL = 0.3V UOFFUONUTH近 似 分 析 时 认 为 ：uI UTH， 则 与 非 门 开 通 ， 输 出 低 电 平 UOL；uI UTH， 则 与 非 门 关 闭 ， 输 出 高 电 平 UOH。 噪 声 容 限 越 大 ， 抗 干 扰 能 力 越 强 。 指 输 入 低 电 平 时 ， 允 许 的 最 大 正 向 噪 声 电 压 。UNL = UOFF UIL 指 输 入 高 电 平 时 ， 允 许 的 最 大 负 向 噪 声 电 压 。UNH = UIH U

30、ON 输 入 信 号 上 叠 加 的 噪 声 电 压 只 要 不 超 过 允 许值 ， 就 不 会 影 响 电 路 的 正 常 逻 辑 功 能 ， 这 个 允 许值 称 为 噪 声 容 限 。 输 入 高 电 平 噪 声 容 限 UNH输 入 低 电 平 噪 声 容 限 UNL 输 入 负 载 特 性 测 试 电 路 输 入 负 载 特 性 曲 线0uI /V R1/kUOFF1.1 F NROFF RON2. 输 入 负 载 特 性 ROFF 称 关 门 电 阻 。 RI RON 时 ， 相 应 输 入 端 相 当于 输 入 高 电 平 。 对 STTL 系 列 ， RON 2.1 k。 例

31、 下 图 中 ， 已 知 ROFF 800 ， RON 3 k， 试 对 应 输 入 波 形 定 性 画 出 TTL与 非 门 的 输 出 波 形 。(a) (b) tA 0.3 V 3.6 VO不 同 TTL 系 列 ， R ON、 ROFF 不 同 。相 应 输 入 端 相 当 于 输 入 低 电 平 ，也 即 相 当 于 输 入 逻 辑 0 。逻 辑 0因 此 Ya 输 出 恒 为 高 电 平 UOH 。相 应 输 入 端 相 当 于 输 入 高 电 平 ，也 即 相 当 于 输 入 逻 辑 1 。逻 辑 1AAYb 1因 此 ， 可 画 出 波 形 如 图 所 示 。 Yb tOYa

32、tUOHO解 ： 图 (a)中 ， RI = 300 RON 3 k 3. 负 载 能 力 负 载 电 流 流 入 与非 门 的 输 出 端 。 负 载 电 流 从 与 非 门的 输 出 端 流 向 外 负 载 。负 载 电 流 流 入 驱 动 门IOL负 载 电 流 流 出 驱 动 门I OH输 入 均 为高 电 平 输 入 有低 电 平 输 出 为 低 电 平 输 出 为 高 电 平 灌 电 流 负 载拉 电 流 负 载 不 管 是 灌 电 流 负 载 还 是 拉 电 流 负 载 ， 负 载电 流 都 不 能 超 过 其 最 大 允 许 电 流 ， 否 则 将 导 致电 路 不 能 正 常

33、 工 作 ， 甚 至 烧 坏 门 电 路 。实 用 中 常 用 扇 出 系 数 NOL 表 示 电 路 负 载 能 力 。门 电 路 输 出 低 电 平 时 允 许 带 同 类 门 电 路 的 个 数 。 通 常 按 照 负载 电 流 的 流 向 将与 非 门 负 载 分 为 灌 电 流 负 载 拉 电 流 负 载 推 拉 输 出 电 路 的 作 用 推 拉 输 出 电 路 的 主 要 作 用 是 提 高 带 负 载 能 力 。 当 电 路 处 于关 态 时 ， 输 出 级 工 作 于 射 极 输 出 状 态 ， 呈 现 低 阻 抗 输 出 ； 当 电路 处 于 开 态 时 ， V5处 于 饱

34、 和 状 态 ， 输 出 电 阻 也 很 低 。 因 此 在 稳态 时 ， 电 路 均 具 有 较 低 的 输 出 阻 抗 ， 大 大 提 高 了 带 负 载 能 力 。 推 拉 输 出电 路 和 多 发 射极 晶 体 管 大 大提 高 了 电 路 的开 关 速 度 。 一 般 TTL与 非 门 的 平 均延 迟 时 间 可 以缩 短 到 几 十 纳 秒 。ABC V1 V2 V3 V4V5V6VD1VD2VD3R1 R2 R4R5RB RCB1C1 C2 E2 YVCC+5V2.8 k 900 50 3.5 k500 250 由 于 三 极 管 存 在 开 关 时 间 ， 元 、 器 件及

35、连 线 存 在 一 定 的 寄 生 电 容 ， 因 此 输 入 矩形 脉 冲 时 ， 输 出 脉 冲 将 延 迟 一 定 时 间 。 输 入 信 号 UOm0.5 UOm0.5 UIm UIm输 出 信 号4. 传 输 延 迟 时 间 输 入 电 压 波 形 下 降 沿 0.5 UIm 处 到 输 出 电 压 上 升 沿 0.5 Uom处 间 隔 的 时 间 称 截 止 延 迟 时 间 tPLH。 输 入 电 压 波 形 上 升 沿 0.5 UIm 处 到 输 出 电 压 下 降 沿 0.5 Uom处 间 隔 的 时 间 称 导 通 延 迟 时 间 tPHL。平 均 传 输 延 迟 时 间 t

36、pd 2 PLHPHLpd ttt tPHL tPLH tpd 越 小 ， 则 门 电路 开 关 速 度 越 高 ， 工作 频 率 越 高 。 5. 功 耗 -延 迟 积 常 用 功 耗 P 和 平 均 传 输 延 迟 时 间 tpd 的 乘 积 (简 称功 耗 延 迟 积 )来 综 合 评 价 门 电 路 的 性 能 ， 即M = P tpd 性 能 优 越 的 门 电 路 应 具 有 功 耗 低 、 工 作 速 度 高 的特 点 ， 然 而 这 两 者 矛 盾 。 M 又 称 品 质 因 素 ， 值 越 小 ， 说 明 综 合 性 能 越 好 。 2. TTL 集 成 逻 辑 门 的 使

37、用 要 点 (1)电 源 电 压 用 + 5 V， 74 系 列 应 满 足 5 V 5% 。(2)输 出 端 的 连 接 普 通 TTL 门 输 出 端 不 允 许 直 接 并 联 使 用 。 三 态 输 出 门 的 输 出 端 可 并 联 使 用 ， 但 同 一 时 刻 只 能 有一 个 门 工 作 ， 其 他 门 输 出 处 于 高 阻 状 态 。 集 电 极 开 路 门 输 出 端 可 并 联 使 用 ， 但 公 共 输 出 端 和电 源 V CC 之 间 应 接 负 载 电 阻 RL。 输 出 端 不 允 许 直 接 接 电 源 VCC 或 直 接 接 地 。输 出 电 流 应 小

38、于 产 品 手 册 上 规 定 的 最 大 值 。 3. 多 余 输 入 端 的 处 理 与 门 和 与 非 门 的 多 余 输 入 端 接 逻 辑 1 或 者 与 有 用 输 入 端 并 接 。接 VCC 通 过 1 10 k 电 阻 接 VCC与 有 用 输 入 端 并 接 TTL 电 路 输 入 端 悬 空 时 相 当 于 输 入 高 电 平 ，做 实 验 时 与 门 和 与 非 门 等 的 多 余 输 入 端 可 悬 空 ，但 使 用 中 多 余 输 入 端 一 般 不 悬 空 ， 以 防 止 干 扰 。 或 门 和 或 非 门 的 多 余 输 入 端 接 逻 辑 0或 者 与 有 用

39、 输 入 端 并 接 例 欲 用 下 列 电 路 实 现 非 运 算 ， 试 改 错 。 (ROFF 700 ， RON 2.1 k) 解 ： OC 门 输 出端 需 外 接上 拉 电 阻 RC5.1kY = 1 Y = 0 R I RON ， 相 应 输 入端 为 高 电 平 。 510 RI UGS(th)N + UGS(th)P 且 UGS(th)N = UGS(th)P 增 强 型 NMOS 管 开 启 电 压 NMOS 管 的 衬 底 接电 路 最 低 电 位 ， PMOS管 的 衬 底 接 最 高 电 位 ，从 而 保 证 衬 底 与 漏 源 间的 PN 结 始 终 反 偏 。 .

40、uGSN+ - 增 强 型 PMOS 管 开 启 电 压uGSP+ - (t )uGSN UGS(th)N 时 ， 增 强 型 NMOS 管 导 通uGSN UGS(th)N 时 ， 增 强 型 NMOS 管 截 止OiD uGSUGS(th)N 增 强 型 NMOS 管转 移 特 性 时 , 增 强 型 PMOS 管 导 通 时 , 增 强 型 PMOS 管 截 止OiD uGSUGS(th)P 增 强 型 PMOS 管转 移 特 性PGS(th)GSP Uu PGS(th)GSP Uu 一 电 路 基 本 结 构 UIL = 0 V， UIH = VDD5.2.3 CMOS 集 成 逻 辑

41、 门电 路一 、 CMOS反 相 器 AuI YuOVDDSG DDG S VP衬 底 BVN衬 底 B(二 )工 作 原 理 ROFFNRONPuO+VDDSDDS 导 通 电 阻 RON 截 止 电 阻 ROFFR ONNROFFPuO+VDDSDDS可 见 该 电 路 构 成 CMOS 非 门 ， 又 称 CMOS 反 相 器 。 无 论 输 入 高 低 ， VN、 VP 中 总 有 一 管 截 止 ， 使 静 态 漏极 电 流 iD 0。 因 此 CMOS 反 相 器 静 态 功 耗 极 微 小 。 输 入 为 低 电 平 ， UIL = 0V 时 ，uGSN = 0V UGS(th)

42、N , VN 导 通 ，V P 截 止 ， PGS(th)DDDDGSP V0 UVVu 输 入 为 低 电 平 UIL = 0V 时 ， 截 止 ，导 通 ， VDD , 为 高 电 平 。H VDD u O 0 V ， 为 低 电 平 。 二 、 CMOS 与 非 门 和 或 非 门 1. CMOS 与 非 门 AB VDDVPB VPAVNAV NBY 每 个 输 入 端 对 应 一对 NMOS 管 和 PMOS 管 。 NMOS 管 为 驱 动 管 ，PMOS 管 为 负 载 管 。 输入 端 与 它 们 的 栅 极 相 连 。与 非 门 结 构 特 点 ：驱 动 管 相 串 联 ，负

43、 载 管 相 并 联 。 AB VDDVPB VPAVNAVNBY CMOS 与 非 门 工 作 原 理11 导 通导 通截 止 截 止0 驱 动 管 均 导 通 ， 负 载 管 均 截 止 ， 输 出 为 低 电 平 。 当 输 入 均 为 高 电 平 时 ： 低 电 平 输 入 端相 对 应 的 驱 动 管 截止 ， 负 载 管 导 通 ，输 出 为 高 电 平 。 当 输 入 中 有 低 电 平 时 ：0 截 止导 通1 因 此 Y = AB 2. CMOS 或 非 门 AB VDDVPBVPAV NA VNB Y 或 非 门 结 构 特 点 ：驱 动 管 相 并 联 ，负 载 管 相

44、串 联 。 Y = A+B YAB uOuI VDD1漏 极 开 路 的 CMOS与 非 门 电 路三 、 漏 极 开 路 的 CMOS 门 简 称 OD 门 与 OC 门 相 似 ， 常 用 作 驱 动 器 、 电 平 转 换 器 和 实 现 线 与 等 。Y = AB构 成 与 门 构 成 输出 端 开路 的 非门需 外 接 上拉 电 阻 RD C、 C 为 互 补控 制 信 号 由 一 对 参 数 对 称 一 致 的 增强 型 NMOS 管 和 PMOS 管 并 联构 成 。 PMOSCuI/uO VDDCMOS传 输 门 电 路 结 构uO/uIVP CNMOSVN四 、 CMOS 传

45、 输 门 工 作 原 理 MOS 管 的 漏 极 和 源 极 结 构 对 称 ，可 互 换 使 用 ， 因 此 CMOS 传 输 门 的输 出 端 和 输 入 端 也 可 互 换 。 当 C = 0V， uI = 0 VDD 时 ， VN、VP 均 截 止 ， 输 出 与 输 入 之 间 呈 现 高电 阻 ， 相 当 于 开 关 断 开 。 uI 不 能 传 输 到 输 出 端 ， 称 传 输 门关 闭 。 当 C = VDD， uI = 0 VDD 时 ， VN、VP 中 至 少 有 一 管 导 通 ， 输 出 与 输 入之 间 呈 现 低 电 阻 ， 相 当 于 开 关 闭 合 。 uO

46、= uI， 称 传 输 门 开 通 。 C = 1， C = 0 时 ， 传 输 门 开 通 ， uO = uI； C = 0， C = 1 时 ， 传 输 门 关 闭 ， 信 号 不 能 传 输 。 PMOSCuI/uO VDDCMOS传 输 门 电 路 结 构uO/uIVP CNMOSVN 传 输 门 是 一 个 理 想 的 双 向 开 关 ，可 传 输 模 拟 信 号 ， 也 可 传 输 数 字 信 号 。TGuI/uO uO/uICC传 输 门 逻 辑 符 号 TG 即 Transmission Gate 的 缩 写 四 、 CMOS 传 输 门 在 反 相 器 基 础 上 串 接了

47、PMOS 管 VP2 和 NMOS 管 VN2， 它 们 的 栅 极 分 别受 EN 和 EN 控 制 。五 、 CMOS 三 态 输 出 门 AEN VDD YVP2VP1VN1V N2低 电 平 使 能 的 CMOS 三 态 输 出 门 工 作 原 理0 01 导 通导 通Y=A1 10 截 止截 止 Z EN = 1 时 ， VP2、 VN2 均 截 止 ， 输 出 端 Y 呈 现 高阻 态 。 因 此 构 成 使 能 端 低电 平 有 效 的 三 态 门 。EN = 0 时 ， VP2 和 VN2 导 通 ， 呈 现 低 电 阻 ， 不 影响 CMOS 反 相 器 工 作 。 Y =

48、A EN 六 、 CMOS 数 字 集 成 电 路 应 用 要 点 (一 )CMOS 数 字 集 成 电 路 系 列 CMOS4000 系 列 功 耗 极 低 、 抗 干 扰 能 力 强 ；电 源 电 压 范 围 宽 VDD = 3 15 V；工 作 频 率 低 ， fmax = 5 MHz；驱 动 能 力 差 。高 速 CMOS 系 列(又 称 HCMOS 系 列 ) 功 耗 极 低 、 抗 干 扰 能 力 强 ； 电源 电 压 范 围 V DD = 2 6 V；工 作 频 率 高 ， fmax = 50 MHz；驱 动 能 力 强 。 提 高 速 度 措 施 ： 减 小MOS 管 的 极

49、间 电 容 。 由 于 CMOS电 路 UTH VDD / 2， 噪 声 容 限UNL UNH VDD / 2， 因此 抗 干 扰 能 力 很 强 。 电源 电 压 越 高 ， 抗 干 扰 能力 越 强 。 民 品 军 品 VDD = 2 6 V T 表 示 与 TTL 兼 容V DD = 4.5 5.5 V CC54HC / 74HC 系 列CC54HC / 74HC 系 列 TT按 电 源 电 压 不 同 分 为 按 工 作 温 度 不 同 分 为 CC74 系 列 CC54 系 列 高速 CMOS 系列 1. 注 意 不 同 系 列 CMOS 电 路 允 许 的 电 源 电 压 范 围

50、不 同 ， 一 般 多 用 + 5 V。 电 源 电 压 越 高 ， 抗 干 扰 能 力 也 越 强 。 2. 闲 置 输 入 端 的 处 理 不 允 许 悬 空 。 可 与 使 用 输 入 端 并 联 使 用 。 但 这 样 会 增 大 输 入 电 容 ，使 速 度 下 降 ， 因 此 工 作 频 率 高 时 不 宜 这 样 用 。 与 门 和 与 非 门 的 闲 置 输 入 端 可 接 正 电 源 或 高 电 平 ；或 门 和 或 非 门 的 闲 置 输 入 端 可 接 地 或 低 电 平 。 (二 )CMOS 集 成 逻 辑 门 使 用 的 注 意 要 点 主 要 要 求 ： 可 编 程

51、 逻 辑 器 件 的 技 术 简 介了 解 可 编 程 逻 辑 器 件 的 分 类 5.3 可 编 程 逻 辑 器 件了 解 低 密 度 可 编 程 逻 辑 器 件 的 编 程 原 理 5.3.1 可 编 程 逻 辑 器 件 设 计 技 术 简 介 是 由 编 程 来 确 定 其 逻 辑 功 能 的 器 件 。Programmable Logical Device， 简 称 PLD 逻 辑 电 路 的 设 计 和 测 试 均 可 在 计 算 机 上 实 现 ， 设计 成 功 的 电 路 可 方 便 地 下 载 到 PLD， 因 而 研 制 周 期 短 、 成 本 低 、 效 率 高 ， 使 产

52、 品 能 在 极 短 时 间 内 推 出 。 特点 用 PLD 实 现 的 电 路 容 易 被 修 改 。 这 种 修 改 通 过 对 PLD 重 新 编 程 实 现 ， 可 以 不 影 响 其 外 围 电 路 。 因 此 ， 其产 品 的 维 护 、 更 新 都 很 方 便 。 PLD 使 硬 件 也 能 象 软 件 一样 实 现 升 级 ， 因 而 被 认 为 是 硬 件 革 命 。 较 复 杂 的 数 字 系 统 能 用 1片 或 数 片 PLD 实 现 ， 因 而 ，应 用 PLD 生 产 的 产 品 轻 小 可 靠 。 此 外 ， PLD 还 具 有 硬件 加 密 功 能 。 应 用

53、 PLD 设 计 电 路 时 ， 需 选 择 合 适 的 软 件 工 具 。 通 常 简 称 HDPLD 低 密 度 PLD高 密 度 PLD(即 High Density PLD， 简 称 HDPLD) 阵 列 型 HDPLD 现 场 可 编 程 门 阵 列HDPLD 集 成 度 1000门 的PLD称 为 HDPLD (一 ) 按 集 成 密 度 分 类 Field Programmable Gate Array， 简 称 FPGA 。 PROM、 PLA、 PAL 和 GAL 均 属 低 密 度 PLD。5.3.2 可 编 程 逻 辑 器 件 的 类 型 在 系 统 可 编 程 逻 辑

54、器 件普 通 PLD 普 通 PLD 需 要 使 用 编 程 器 进 行 编 程 ，而 ISP 器 件 不 需 要 编 程 器 。 (二 ) 按 编 程 方 式 分 类 即 In - System Programmable PLD (简 称 ispPLD) (三 ) 按 可 编 程 部 位 分 类按 器 件 内 可 编 程 的 部 位 不 同 分 为 ： 1、 PROM(即 可 编 程 ROM) 2、 PLA(即 ProgrammableLogic Array， 可 编 程逻 辑 阵 列 ) 3、 PAL(即 ProgrammableArray Logic， 可 编 程阵 列 逻 辑 ) 4、

55、 GAL(即 Genetic Array Logic， 通 用 阵 列 逻 辑 ) PLD 的 基 本 结 构 图输入电路 与阵列 输出电路或阵列输入项 乘积项 或项输入 输出 输 入 缓 冲 电 路 用以 产 生 输 入 变 量 的 原变 量 和 反 变 量 ， 并 提供 足 够 的 驱 动 能 力 。 输 入 缓 冲 电 路 (a)一 般 画 法 (b)PLD 中 的 习 惯 画 法(a) (b)A A A AAA5.3.3 可 编 程 逻 辑 器 件 的 基 本 结 构 和 编 程 原 理 由 多 个 多 输入 与 门 组 成 ， 用以 产 生 输 入 变 量的 各 乘 积 项 。例如

56、CA B C CAB BA W7 = ABCABCW0 = 与 阵 列PLD 的 基 本 结 构 图输入电路 与阵列 输出电路或阵列输入项 乘积项 或项输入 输出5.3.3 可 编 程 逻 辑 器 件 的 基 本 结 构 和 编 程 原 理 PLD 器 件 中 连 接 的 习 惯 画 法固 定 连 接 可 编 程 连 接 断 开 连 接PLD 中 与 门 和 或 门 的 习 惯 画 法(a)(b)Y CA BCB AACB YY YCBA1 由 多 个 多 输入 与 门 组 成 ， 用以 产 生 输 入 变 量的 各 乘 积 项 。PLD 的 基 本 结 构 图输入电路 与阵列 输出电路或阵列

57、输入项 乘积项 或项输入 输出CA B C CAB BA W7 = ABCABCW0 = 与 阵 列 的PLD 习 惯 画 法5.3.3 可 编 程 逻 辑 器 件 的 基 本 结 构 和 编 程 原 理 由 图 可 得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC例如 A B C Y3 Y2 Y1 与 阵 列 或 阵 列PLD 的 基 本 结 构 图输入电路 与阵列 输出电路或阵列输入项 乘积项 或项输入 输出 由 多 个 多 输入 或 门 组 成 ， 用以 产 生 或 项 ， 即将 输 入 的 某 些 乘积 项 相 加 。5.3.3

58、可 编 程 逻 辑 器 件 的 基 本 结 构 和 编 程 原 理 由 PLD 结 构 可 知 ， 从 输 出 端 可 得 到 输 入 变量 的 乘 积 项 之 和 ， 因 此 可 实 现 任 何 组 合 逻 辑 函 数 。再 配 以 触 发 器 ， 就 可 实 现 时 序 逻 辑 函 数 。PLD 的 基 本 结 构 图输入电路 与阵列 输出电路或阵列输入项 乘积项 或项输入 输出 PLD 的 输 出 回 路 因 器 件 的 不 同 而 有 所 不 同 ， 但总 体 可 分 为 固 定 输 出 和 可 组 态 输 出 两 大 类 。5.3.3 可 编 程 逻 辑 器 件 的 基 本 结 构

59、和 编 程 原 理 5.3.4 可 编 程 ROM 内 部 的 或 阵 列 可 编 程 ， 与 阵 列 和 输 出 电 路 固 定 ， 其 编 程 数 据 只 能 写 一 次 。5.3.5 PLA(可 编 程 逻 辑 阵 列 ) 内 部 的 与 阵 列 和 或 阵 列 均 可 编 程 ， 输 出 电 路 固定 ， 其 编 程 数 据 只 能 写 一 次 。5.3.6 PAL(可 编 程 阵 列 逻 辑 ) 内 部 的 与 阵 列 可 编 程 ， 而 或 阵 列 和 输 出 电 路 固定 ， 其 编 程 数 据 只 能 写 一 次 。 5.3.7 GAL(通 用 阵 列 逻 辑 普 通 型 )简

60、 介 内 部 的 与 阵 列 可 编 程 ， 输 出 电 路 可 组 态 输 出 ， 采 用 了 电擦 除 可 重 复 编 程 ， 但 或 阵 列 固 定 不 能 编 程 。 由 于 GAL工 作 速 度 高 、 价 格 低 、 具 有 强 大 的 编 程 工 具 和软 件 支 撑 ， 在 电 路 结 构 上 用 可 编 程 的 输 出 逻 辑 宏 单 元 取 代 了固 定 输 出 电 路 ， 因 而 功 能 相 对 于 PROM、 PLA和 PAL等 可 编程 器 件 更 强 。 称 为 通 用 可 编 程 逻 辑 器 件 。 目 前 低 密 度 的 可 编 程 逻 辑 器 件 多 用 GA

61、L。 GAL器 件 分 两 大 类 ： 一 类 为 普 通 型 GAL， 其 与 或 阵 列 结构 与 PAL相 似 ， 如 GAL16V8（ V表 示 输 出 方 式 可 变 ） 、GAL20V8 、 ispGAL16Z8都 属 于 这 一 类 ； 另 一 类 为 新 型GAL， 其 与 或 阵 列 均 可 编 程 ， 与 PLA结 构 相 似 ， 主 要 有 GAL39V8。 一 、 GAL可 编 程 逻 辑 器 件 采 用 CMOS E2PROM 工 艺 ，可 电 擦 除 、 可 重 复 编 程 。 二 GAL16V8 简 介1. GAL16V8 引 脚 图 VCCGAL16V8 I/O

62、I/OI/OOEI/OI/OI/OI/OI/OCLKIIIIIIIIGND 12345678910 111220191817161514138 个 输 入 端8 个 I/O 端1 个 时 钟 输 入 端1 个 输 出 使 能 控 制 输 入 端 GAL16V8可编程与阵列(64 32)1 CLK2 I3 I4 I5 I6 I7 I8 I 9 I I/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 11 2. GAL16V8 逻 辑 图 输 出 逻 辑 宏 单 元 (即 Output Logic Macro- Cell， 简 称 OLMC)与 阵

63、 列 输 入 电 路 可编程与阵列(64 32)1 CLK2 I3 I4 I5 I6 I7 I8 I9 I I/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 112. GAL16V8 逻 辑 图 OLMC 中 含 有 或 门 、D 触 发 器 和 多 路 选 择 器 等 ，通 过 对 OLMC 编 程 可 得到 组 合 电 路 输 出 、 时 序 电路 输 出 、 双 向 I/O 端 等 多种 工 作 组 态 。 可编程与阵列(64 32)1 CLK2 I3 I4 I5 I6 I7 I8 I9 I I/O 19I/O 18I/O 17I/O

64、16I/O 15I/O 14I/O 13I/O 12OE 112. GAL16V8逻 辑 图 与 阵 列 的 作 用 是 产 生输 入 信 号 的 乘 积 项 。 其 输入 信 号 为 8 个 输 入 端 提 供的 原 、 反 变 量 和 8 个 反 馈输 入 端 提 供 的 原 、 反 变 量 。产 生 这 些 变 量 的 哪 些 乘 积项 ， 则 由 对 与 阵 列 的 编 程决 定 。 时 钟 输 入 端 ， 提 供 时 序 电 路 所 需 要 的 时 钟 信 号 。 输 出 使 能 控 制 输 入 端 。它 作 为 全 局 控 制 信 号 控 制 各 I/O 端 的 工 作 方 式 。

65、 了 解 现 场 可 编 程 门 阵 列 器 件 （ FPGA） 的 结 构了 解 复 杂 可 编 程 逻 辑 器 件 （ CPLD） 的 结 构5.4 CPLD/FPGA的 基 本 结 构了 解 FPGA和 CPLD的 比 较了 解 CPLD在 系 统 逻 辑 电 路 FPGA现 场 可 编 程 逻 辑 电 路了 解 FPGA现 场 可 编 程 逻 辑 电 路 FPGA现 场 可 编 程 逻 辑 电 路可 编 程 逻 辑 器 件 的 参 数 指 标 阵 列 扩 展 型 HDPLD包 括 EPLD和 CPLD， CPLD在 PAL、GAL结 构 的 基 础 上 扩 展 或 改 进 而 成 的

66、。 基 本 结 构 与 PAL和GAL类 似 ， 均 由 可 编 程 的 与 阵 列 、 固 定 的 或 阵 列 和 逻 辑宏 单 元 组 成 ， 但 集 成 度 大 得 多 。 EPLD采 用 EPROM工 艺 。 与 GAL相 比 ， 大 量 增 加 了 OLMC的 数 目 ， 增 加 了 对 OLMC中 寄 存 器 的 异 步 复 位 和 异 步 置位 功 能 ， 其 OLMC使 用 更 灵 活 。 缺 点 内 部 互 连 性 较 差 。 CPLD采 用 E2PROM工 艺 。 与 EPLD相 比 ， 增 加 了 内 部 连线 ， 对 逻 辑 宏 单 元 和 I/O单 元 均 作 了 重 大 改 进 。 内 部 资原 互 连 性 比 EPLD有 较 大 的 改 进 。5.4.1 阵 列 扩 展 型 CPLD的 基 本 结 构 CPLD的 基 本 结 构逻 辑 阵 列 块 (LAB) 5.4.2 现 场 可 编 程 门 阵 列 FPGA的 基 本 结 构 FPGA由 可 配 置 逻 辑 块 CLB、 输 入 /输 出 模 块 IOB和 互 连资 源 IR三 部 分 组 成 。 可