[工学]数字电子技术-第三章-逻辑门电路课件

《[工学]数字电子技术-第三章-逻辑门电路课件》由会员分享，可在线阅读，更多相关《[工学]数字电子技术-第三章-逻辑门电路课件（54页珍藏版）》请在装配图网上搜索。

1、第第3 3章章 逻辑门电路逻辑门电路3.3 TTL3.3 TTL集成逻辑门电路集成逻辑门电路 3.4 CMOS3.4 CMOS集成逻辑门电路集成逻辑门电路3.5 3.5 集成门电路的应用集成门电路的应用3.2 3.2 分立元件门电路分立元件门电路3.1 3.1 概述概述 学习要点学习要点分立元件门电路的构成分立元件门电路的构成TTLTTL集成逻辑门电路功能及特点集成逻辑门电路功能及特点CMOSCMOS集成逻辑门电路功能及特点集成逻辑门电路功能及特点逻辑电路使用过程中的注意问题逻辑电路使用过程中的注意问题3.1 概概 述述逻辑门电路逻辑门电路 由具体器件构成能够实现基本和常用逻辑关系的电由具体器

2、件构成能够实现基本和常用逻辑关系的电子电路，简称门电路子电路，简称门电路。(常用逻辑门电路：与门、或门、非门、与非门、或常用逻辑门电路：与门、或门、非门、与非门、或非门、三态门和异或门等。非门、三态门和异或门等。)数字集成电路数字集成电路:TTL门电路：一种是由三极管组成的双极型集成门电路：一种是由三极管组成的双极型集成电路，例如晶体管电路，例如晶体管-晶体管逻辑电路。晶体管逻辑电路。CMOS门电路：一种是由门电路：一种是由MOS管组成的单极型集管组成的单极型集成电路，例如成电路，例如N-MOS逻辑电路和互补逻辑电路和互补MOS逻辑电路。逻辑电路。主要有双极型的主要有双极型的TTL门电路和单极

3、型的门电路和单极型的CMOS门电路。门电路。3.2 3.2 分立元件门电路分立元件门电路3.2.1 3.2.1 晶体管开关特性晶体管开关特性3.2.2 3.2.2 基本晶体管门电路基本晶体管门电路 理想开关理想开关(1)开关闭合时，开关两端电压为开关闭合时，开关两端电压为0；(2)开关断开时，其流过的电流为开关断开时，其流过的电流为0，其两端，其两端间呈现的电阻为无穷大；且开关的转换在瞬间呈现的电阻为无穷大；且开关的转换在瞬间完成。间完成。半导体二极管、三极管和半导体二极管、三极管和MOS管，是构成这种电子管，是构成这种电子开关的基本开关元件。开关的基本开关元件。可用逻辑变量的可用逻辑变量的“

4、1”“0”来表示。来表示。导通时，相当于开关闭合；导通时，相当于开关闭合；截止时，相当于开关断开。截止时，相当于开关断开。3.1.1 3.1.1 晶体管开关特性晶体管开关特性1.二极管的开关特性二极管的开关特性（1）静态特性。）静态特性。二极管当作开关来使用正是利用了二极管的单向导电性。二极管当作开关来使用正是利用了二极管的单向导电性。当外加正向电压大于死区电压时，当外加正向电压大于死区电压时，二极管呈现很小的电阻处于导通二极管呈现很小的电阻处于导通状态，相当于开关闭合，一般硅状态，相当于开关闭合，一般硅管的正向导通压降管的正向导通压降UD约为约为0.60.7V，锗管约为，锗管约为0.20.3

5、V。当二极管两端加上反向电压时，当二极管两端加上反向电压时，在开始很大范围内，二极管相在开始很大范围内，二极管相当于非常大的电阻，反向电流当于非常大的电阻，反向电流极小，二极管处于截止状态，极小，二极管处于截止状态，此时相当于开关断开。此时相当于开关断开。开关等效电路开关等效电路 伏安特性曲线伏安特性曲线 普通二极管反向击穿后，将普通二极管反向击穿后，将失去单向导电性。失去单向导电性。注意：注意：mAiD/uD/0.5 0.7(V VT T)（2）动态特性。）动态特性。通常情况下，二极管从截止变为导通和从导通通常情况下，二极管从截止变为导通和从导通变为截止都需要一定的时间，不能象理想开关那样变

6、为截止都需要一定的时间，不能象理想开关那样瞬间完成。而且从导通变为截止所需的时间更长一瞬间完成。而且从导通变为截止所需的时间更长一些。些。一般把二极管从导通到截止所需的时间称为反一般把二极管从导通到截止所需的时间称为反向恢复时间向恢复时间tre。若输入信号频率过高，负半周宽度。若输入信号频率过高，负半周宽度小于小于tre时，二极管会双向导通，失去单向导电作用。时，二极管会双向导通，失去单向导电作用。因此高频应用时需要考虑此参数的影响。因此高频应用时需要考虑此参数的影响。2.三极管的开关特性三极管的开关特性（1）静态特性。）静态特性。其中其中 为三极管的三极管的导通通电压，如硅管，如硅管此此时，

7、、均近似均近似为0 0，三极管的集，三极管的集电极和极和发射极之射极之间相相当于开关断开当于开关断开 在开关状态下，三极管主要工在开关状态下，三极管主要工作在饱和区（开关闭合）和截作在饱和区（开关闭合）和截止区（开关断开），放大区只止区（开关断开），放大区只是极短暂的过渡状态。是极短暂的过渡状态。A、截止区、截止区B、饱和区饱和区其中，其中，为临界饱和电流。为临界饱和电流。三极管的发射结正偏，集电结正偏，集电极和发射三极管的发射结正偏，集电结正偏，集电极和发射极间电压为反向饱和电压极间电压为反向饱和电压UCES（0.20.3V左右）。左右）。饱和越深，饱和越深，UCE越小。三极管的集电极和发射

8、极间相越小。三极管的集电极和发射极间相当于短路状态。当于短路状态。三极管相当于一个由基极电流控制的开关。三极管相当于一个由基极电流控制的开关。开关等效电路开关等效电路 （2）动态特性。）动态特性。延迟时间延迟时间td,上升时间上升时间tr存储时间存储时间ts,下降时间下降时间tf 从截止到饱和所需的时间。从截止到饱和所需的时间。从饱和到截止所需的时间。从饱和到截止所需的时间。开通时间开通时间 ton=td+tr关闭时间关闭时间 toff=ts+tf开关时间越短，开关速度开关时间越短，开关速度越高，在高频应用时需要越高，在高频应用时需要特别注意考虑这个问题。特别注意考虑这个问题。3.2.2 3.

9、2.2 基本晶体管门电路基本晶体管门电路 电位电位-指绝对电压的大小。指绝对电压的大小。电平电平-指一定的电压范围。指一定的电压范围。门电路的输入和输出信号都是用电平（或电位）门电路的输入和输出信号都是用电平（或电位）的高低来表示的。的高低来表示的。高电平和低电平又可用逻辑高电平和低电平又可用逻辑“1”和逻辑和逻辑“0”表示，这样可以得到逻辑电路的真值表，便于表示，这样可以得到逻辑电路的真值表，便于进行逻辑分析。进行逻辑分析。1.二极管构成的与门二极管构成的与门逻辑状态表逻辑状态表A AB BF F0 0（0V0V）0 0（0V0V）0 0（0.7V0.7V）0 0（0V0V）1 1（3V3V

10、）0 0（0.7V0.7V）1 1（3V3V）0 0（0V0V）0 0（0.7V0.7V）1 1（3V3V）1 1（3V3V）1 1（3.7V3.7V）与门电路波形图与门电路波形图 2.二极管构成的或门二极管构成的或门电路图和符号电路图和符号或门逻辑状态表或门逻辑状态表 A AB BF F0 0（0V0V）0 0（0V0V）0 0（0V0V）0 0（0V0V）1 1（5V5V）1 1（4.3V4.3V）1 1（5V5V）0 0（0V0V）1 1（4.3V4.3V）1 1（5V5V）1 1（5V5V）1 1（4.3V4.3V）电路波形图电路波形图 3.三极管构成的非门电路三极管构成的非门电路逻辑

11、状态表逻辑状态表 A AF F0 0（0V0V）1 1（12V12V）1 1（3V3V）0 0（0.3V0.3V）电路波形图电路波形图 数字电路逻辑符号中，若数字电路逻辑符号中，若在输入端加小圆圈，表示在输入端加小圆圈，表示输入低电平信号有效。若输入低电平信号有效。若在输出端加小圆圈，表示在输出端加小圆圈，表示输出信号取反。输出信号取反。与非门电路与非门电路 逻辑状态表逻辑状态表 A AB BF F0 0（0V0V）0 0（0V0V）1 1（5.7V5.7V）0 0（0V0V）1 1（5V5V）1 1（5.7V5.7V）1 1（5V5V）0 0（0V0V）1 1（5.7V5.7V）1 1（5V

12、5V）1 1（5V5V）0 0（0.3V0.3V）与非门电路波形图。与非门电路波形图。这种分立元件的门电路虽然电路结构简单，但由这种分立元件的门电路虽然电路结构简单，但由于二极管正向压降的影响会产生电平偏离，并且于二极管正向压降的影响会产生电平偏离，并且速度较低、带负载能力差，现在一般都被集成逻速度较低、带负载能力差，现在一般都被集成逻辑门电路所取代。辑门电路所取代。3.3 TTL3.3 TTL集成逻辑门电路集成逻辑门电路 3.3.1 TTL3.3.1 TTL与非门电路与非门电路3.3.2 TTL3.3.2 TTL集电极开路门和三态门电路集电极开路门和三态门电路3.3.3 TTL3.3.3 T

13、TL集成电路的系列产品集成电路的系列产品3.3.1 TTL3.3.1 TTL与非门电路与非门电路输入级和输出级均采用晶体三极管，称为晶体三极输入级和输出级均采用晶体三极管，称为晶体三极管管-晶体三极管逻辑电路，简称晶体三极管逻辑电路，简称TTL电路。电路。1.电路结构电路结构（1）输入级。）输入级。对输入变量实现对输入变量实现“与与”运算，运算，输入级相当于一个与门。输入级相当于一个与门。（2）中间级。）中间级。实现放大和倒相功能。向后级实现放大和倒相功能。向后级提供两个相位相反的信号，分提供两个相位相反的信号，分别驱动别驱动T3、T4管。管。（3）输出级。）输出级。减小电路的输出电阻，提高输

14、出减小电路的输出电阻，提高输出带负载能力和抗干扰能力。带负载能力和抗干扰能力。T3和和T4管总处于一管导通而另一管截管总处于一管导通而另一管截止的工作状态。止的工作状态。2.工作原理工作原理当输入全为高电平，当输入全为高电平，UA=UB=3.6V，T1的两个发射结都反偏，集电的两个发射结都反偏，集电结正偏。结正偏。T2和和T4饱和导通。饱和导通。T3和和D3都截止，输出低电平。都截止，输出低电平。当输入中至少有一个为低电平时，当输入中至少有一个为低电平时，T1的两个发射结必的两个发射结必然有一个导通，然有一个导通，T2和和T4均截止，而此时均截止，而此时T3和和D3导通，导通，输出高电平输出高

15、电平。即输入输出之间实现了即输入输出之间实现了“与非与非”的逻辑关系。的逻辑关系。=5V-0.7V-0.7V=3.6V电压传输特性是指特性是指输出出电压 随输入电压随输入电压 变化的变化的关系曲线，即关系曲线，即 3.TTL与非门传输特性与非门传输特性AB-截止区-线性区-转折区-饱和区BCCDDE4.主要参数主要参数（1）输入和输出的高、低电平。）输入和输出的高、低电平。输入低电平的上限值输入低电平的上限值UIL（max）输入高电平的下限值输入高电平的下限值UIH（min）输出低电平的上限值输出低电平的上限值UOL（max）输出高电平的下限值输出高电平的下限值UOH（min）UOFFUSHU

16、OHUNHUIHUNLUILUON（2）开门电平）开门电平UON和关门电平和关门电平UOFF。开门电平：保证输出为标准低电平开门电平：保证输出为标准低电平（USL=0.3V）时，所允许的最小输入高电平，即只）时，所允许的最小输入高电平，即只有当有当 时，输出才是低电平。时，输出才是低电平。关门电平：保证输出电压为标准高电平关门电平：保证输出电压为标准高电平(USH=3.0V)时，所允许的最大输入低电平，即只有当时，所允许的最大输入低电平，即只有当 时，输出才是高电平。时，输出才是高电平。（3）阈值电压）阈值电压UTH。电压传输特性曲线转折区的中点所对应的输入电压电压传输特性曲线转折区的中点所对

17、应的输入电压值值-使输出发生高低电平转换的输入电压值，也称使输出发生高低电平转换的输入电压值，也称门槛电压。门槛电压。TTL与非门的阈值电压与非门的阈值电压UTH=1.4V左右。左右。（4）噪声容限。）噪声容限。保证电路正常输出的前提下，输入电平允许波动保证电路正常输出的前提下，输入电平允许波动的最大范围。的最大范围。输入高电平噪声容限输入高电平噪声容限UNH：输入高电平时，保证输入高电平时，保证TTL电路仍可正常输出电路仍可正常输出的最大允许负向干扰电压。的最大允许负向干扰电压。UNHUOH（min）UIH（min）显然，显然，输入低电平噪声容限输入低电平噪声容限UNL：输入低电平时，保证输

18、入低电平时，保证TTL电路仍可正常输出的最大电路仍可正常输出的最大允许正向干扰电压。允许正向干扰电压。UNLUIL（max）UOL（max）噪声容限越大，集成门电噪声容限越大，集成门电路的抗干扰能力越强。路的抗干扰能力越强。输入噪声容限示意图输入噪声容限示意图（5）传输延迟时间）传输延迟时间tpd。电路在动态脉冲信号电路在动态脉冲信号作用下，输出脉冲相对于作用下，输出脉冲相对于输入脉冲延迟了多长时间。输入脉冲延迟了多长时间。tPHL -输出电压由高变低，输出脉冲的延迟时间；输出电压由高变低，输出脉冲的延迟时间；tPLH -输出电压由低变高，输出脉冲的延迟时间。输出电压由低变高，输出脉冲的延迟时

19、间。这两个延迟时间的平均值称为平均传输延迟时间这两个延迟时间的平均值称为平均传输延迟时间tpd。TTL门电路的平均传输延迟时间门电路的平均传输延迟时间tpd一般在一般在20nS左右。左右。（6）扇入扇出数。）扇入扇出数。扇入数：扇入数：-门电路输入端的个数，用门电路输入端的个数，用NI表示。表示。对于一个对于一个2输入的输入的“与非与非”门，其扇入数门，其扇入数NI2。扇出数：扇出数：-门电路在正常工作时，门电路在正常工作时，所能带同类门电路的最大数目，所能带同类门电路的最大数目，它表示带负载能力。它表示带负载能力。拉电流负载门的个数：拉电流负载门的个数：（存在高电平上限值）。（存在高电平上限

20、值）。灌电流负载门个数：灌电流负载门个数：（低电平存在上限值）（低电平存在上限值）通常逻辑器件扇出数须通过计算或实验的方法求得。通常逻辑器件扇出数须通过计算或实验的方法求得。若若NOLNOH，一般取两者中的最小值。，一般取两者中的最小值。为了能够保证数字电路或系统能正常工作，在设计时还为了能够保证数字电路或系统能正常工作，在设计时还需要注意要留有一定的余地。需要注意要留有一定的余地。5.常用常用TTL与非门集成芯片与非门集成芯片74LS004-2输入与非门输入与非门 74LS046反相器反相器74U202-4输入与非门输入与非门 74LS084-2输入与门输入与门74LS024-2输人或非门输

21、人或非门 74LS86异或门异或门 74LS0074LS00引脚图和逻辑符号引脚图和逻辑符号 例例 如图所示电路，已知如图所示电路，已知74LS00门电路参数为：门电路参数为：IOH/IOL=1.0mA/-20mA,IIH/IIL=50A/-1.43mA求门求门GP的扇出数是多少？的扇出数是多少？解：解：门门GP输出低电平时，设可带门输出低电平时，设可带门数为数为NL：门G GP P输出高出高电平平时，设可可带门数数为N NH H：取最小值，取最小值，扇出系数扇出系数=14。3.3.3 3.3.3 其他功能的其他功能的TTLTTL门电路门电路1.TTL集电极开路与非门（集电极开路与非门（OC门

22、）门）OC门的输出级三极管门的输出级三极管T4集电极集电极悬空，即输出管悬空，即输出管T4集电极开路，集电极开路，故称为集电极开路门。故称为集电极开路门。使用时需要外接负载电阻使用时需要外接负载电阻RL（或称上拉电阻）及电源。（或称上拉电阻）及电源。逻辑符号逻辑符号 OC门主要作用1、实现、实现“线与线与”-将两个以上门电路的输出端将两个以上门电路的输出端直接并联以实现直接并联以实现“与与”逻辑的功能。逻辑的功能。当两个当两个OC门输出门输出F和和F均为低电平均为低电平（T4和和T4均饱和导通）时，整个均饱和导通）时，整个输出为低电平；当输出为低电平；当T4和和T4其中一其中一个为低电平时，一

23、个导通一个截止，个为低电平时，一个导通一个截止，整个输出仍为低电平。只有当两个整个输出仍为低电平。只有当两个同时输出高电平时，整个电路输出同时输出高电平时，整个电路输出才会高电平才会高电平。将若干个将若干个OC门输出端连接在一起再接一门输出端连接在一起再接一个上拉电阻和电源，即可构成各输出变量间个上拉电阻和电源，即可构成各输出变量间的的“与与”逻辑逻辑-“线与线与”。3、OC门应用于实现电平转换门应用于实现电平转换OCOC门实现电平转换门实现电平转换 OCOC门驱动发光二极管门驱动发光二极管 2、OC门可以用来驱动显示器门可以用来驱动显示器2.三态门输出门（三态门输出门（TSL门）门）三态门是

24、在普通门电路的基础上，在电路三态门是在普通门电路的基础上，在电路中添加控制电路，它的输出状态除了高电平、中添加控制电路，它的输出状态除了高电平、低电平外还有第三种状态：高阻态。高阻态输低电平外还有第三种状态：高阻态。高阻态输出端相当于开路。出端相当于开路。EN端信号电平有效时，门电端信号电平有效时，门电路允许输出；路允许输出；EN端信号电平无效时，输出端既端信号电平无效时，输出端既不是高电平又不是低电平，呈开路状态，即高不是高电平又不是低电平，呈开路状态，即高阻态。阻态。高阻态并无逻辑值，仅表示电路与其他高阻态并无逻辑值，仅表示电路与其他电路无关联，所以三态电路仍是二值逻电路无关联，所以三态电

25、路仍是二值逻辑电路。辑电路。三态门主要用于总线分时传送信号。三态门主要用于总线分时传送信号。注意：注意：EN控制端信号有效电平有正有负，控制端信号有效电平有正有负，视不同门电路而不同，但多数为低电平视不同门电路而不同，但多数为低电平有效，常在有效，常在EN端用一个小圆圈表示。端用一个小圆圈表示。低电平有效三态与非门低电平有效三态与非门高电平有效的三态高电平有效的三态与非门电路真值表与非门电路真值表 ENENA AB BF F1 10 00 01 11 10 01 11 11 11 10 01 11 11 11 10 00 0高阻高阻门电路的三态输出主要门电路的三态输出主要应用于多个门输出共享应

26、用于多个门输出共享数据或控制信号总线传数据或控制信号总线传输，这样可以减少输出输，这样可以减少输出连线。连线。为避免多个门输出同时为避免多个门输出同时占用数据总线，这些门占用数据总线，这些门的使能信号（的使能信号（EN）中只）中只允许有一个为有效电平允许有一个为有效电平（如高电平）。（如高电平）。3.3.4 TTL3.3.4 TTL集成电路的系列产品集成电路的系列产品74系列：中速系列，系列：中速系列，TTL集成电路早期产品，平均传集成电路早期产品，平均传输延迟时间约为输延迟时间约为10ns，但平均功耗每门约，但平均功耗每门约10mW，现，现已基本淘汰。已基本淘汰。74L系列：为低功耗系列：为

27、低功耗TTL系列，又称系列，又称LTTL系列。系列。74H系列：高速系列，采用抗饱和三极管，在工作速系列：高速系列，采用抗饱和三极管，在工作速度方面得到改善，度方面得到改善，平均传输延迟时间约为普通型的平均传输延迟时间约为普通型的二分之一，约为二分之一，约为6ns，但是平均功耗增加了，每门约，但是平均功耗增加了，每门约为为22mW。74S74LS（又称（又称STTL）系列：为肖特基系列。工）系列：为肖特基系列。工作速度和功耗均得到了明显改善。作速度和功耗均得到了明显改善。速度和功耗上较前系列进一步提高。速度和功耗上较前系列进一步提高。其速度和功耗介于其速度和功耗介于74AS和和74ALS系列之

28、间，系列之间，广泛应用于速度要求较高的广泛应用于速度要求较高的TTL逻辑电路逻辑电路。74F系列：系列：74AS和和74ALS系列：系列：TTLTTL门电路使用注意事项门电路使用注意事项 1.电源电压范围电源电压范围TTL集成电路的电源电压允许变化范围较窄，集成电路的电源电压允许变化范围较窄，54系列电源一般为系列电源一般为5V 0.5V；74系列电源为系列电源为5V 0.25V。因此必须使用。因此必须使用+5V稳压电源。稳压电源。2.对多余输入端的处理对多余输入端的处理对于对于TTL电路，多余的输入端是允许悬空。悬空电路，多余的输入端是允许悬空。悬空时，该端的逻辑输入状态一般都作为时，该端的

29、逻辑输入状态一般都作为“1”高电高电平对待。但最好不要悬空，这样易受干扰。平对待。但最好不要悬空，这样易受干扰。对多余输入端的处理以不改变逻辑关系及稳定对多余输入端的处理以不改变逻辑关系及稳定可靠性为前提，要根据实际需要作适当处理。可靠性为前提，要根据实际需要作适当处理。一种方法是将多余输入端并联使用。但速度会降低，一种方法是将多余输入端并联使用。但速度会降低，工作速度要求不高时可以采用这种方法。工作速度要求不高时可以采用这种方法。另一种方法可根据逻辑关系的要求接地或接高电平。另一种方法可根据逻辑关系的要求接地或接高电平。与门（与非门）的多余输入端可以通过与门（与非门）的多余输入端可以通过13

30、K电电 阻或直接接到电源正端，阻或直接接到电源正端，或门（或非门）的多余输入端可以接地。或门（或非门）的多余输入端可以接地。3.输出端的处理输出端的处理普通普通TTL门电路输出端不允许直接并联或接电源、门电路输出端不允许直接并联或接电源、接地使用，否则将会使电路的逻辑功能混乱并损坏接地使用，否则将会使电路的逻辑功能混乱并损坏器件。器件。TSL门电路输出端可以并联使用；门电路输出端可以并联使用；OC门输出端也可门输出端也可以并联使用，但公共端与电源间要接有负载以并联使用，但公共端与电源间要接有负载RL。3.4 CMOS3.4 CMOS集成逻辑门电路集成逻辑门电路3.4.1 COMS3.4.1 C

31、OMS反相器反相器3.4.2 3.4.2 常用常用CMOSCMOS逻辑门电路逻辑门电路3.4.3 CMOS3.4.3 CMOS逻辑门系列逻辑门系列-是互补金属是互补金属氧化物氧化物半导体场效应管门电路的半导体场效应管门电路的简称简称。它是由增强型它是由增强型PMOS管和增强型管和增强型NMOS管组成的管组成的互补对称互补对称MOS门电路。门电路。CMOS电路较之电路较之TTL电路具有以下优点：电路具有以下优点：功耗功耗低、静态电流小（约为纳安数量级）、抗干扰能力低、静态电流小（约为纳安数量级）、抗干扰能力强、电源电压范围宽、输入阻抗高、负载能力强等，强、电源电压范围宽、输入阻抗高、负载能力强等

32、，应用广泛。应用广泛。CMOS集成逻辑门电路集成逻辑门电路3.4.1 COMS3.4.1 COMS反相器反相器1 1、MOSMOS管的符号管的符号S(源极源极)G(栅极栅极)D(漏极漏极)S(源极源极)G(栅极栅极)D(漏极漏极)B(衬底衬底)B(衬底衬底)（a）NMOS管管（b）PMOS管管3.4.1 CMOS3.4.1 CMOS反相器反相器2、CMOS反相器反相器（1）工作原理。）工作原理。在模拟电路中我们得知在模拟电路中我们得知CMOS电路由一个电路由一个N道沟增强型道沟增强型MOS管和管和一个一个P道沟增强型道沟增强型MOS管互补组成。管互补组成。如图。其中如图。其中Tp为为PMOS管

33、，管，Tn为为NMOS管。当输入电压管。当输入电压uI为低电平为低电平时，时，Tn 截止，截止，Tp导通导通,uO输出高输出高电平。当输入电压为高电平时电平。当输入电压为高电平时,Tp截止，截止，Tn导通，输出导通，输出UO为低电平。为低电平。因此，因此，CMOS电路具有反相功能。电路具有反相功能。CMOS主要特点（1）输入电阻高）输入电阻高（2）电压传输特性好）电压传输特性好 (3(3）静态特性好）静态特性好（4 4）抗干扰能力强）抗干扰能力强（5 5）扇出系数大）扇出系数大 (6)(6)电路电压范围大电路电压范围大注意：注意：CMOS门电路的输入端不应悬空。在门电路的输入端不应悬空。在TT

34、L门电路门电路中，输入端引脚悬空相当于接高电平。但在中，输入端引脚悬空相当于接高电平。但在CMOS门电门电路中，输入端悬空时一个不确定因素，因此必须根据需路中，输入端悬空时一个不确定因素，因此必须根据需要接高电平或接低电平接地。要接高电平或接低电平接地。本章小结本章小结1 门电路是构成各种复杂数字电路的基本单元。门电路是构成各种复杂数字电路的基本单元。半导体二极管加正向电压时，相当于开关闭合；加半导体二极管加正向电压时，相当于开关闭合；加反向电压时，相当于开关断开。（单向导电性）反向电压时，相当于开关断开。（单向导电性）2 在门电路中作为开关器件的有二极管、三极管在门电路中作为开关器件的有二极

35、管、三极管 和和MOS管。管。半导体三极管半导体三极管-截止，相当于开关断开；截止，相当于开关断开；-饱和，相当于开关闭合。饱和，相当于开关闭合。即相当于一个由基极电流控制的开关。即相当于一个由基极电流控制的开关。MOS管是一种电压控制器件。在数字电路中管是一种电压控制器件。在数字电路中MOS管管工作于可变电阻区和截止区，导通时相当于开关闭合，工作于可变电阻区和截止区，导通时相当于开关闭合，截止时相当开关断开。截止时相当开关断开。3 分立元件门电路是最简单的门电路，可由半导体分立元件门电路是最简单的门电路，可由半导体二极管、三极管构成基本逻辑电路，是集成逻辑门电二极管、三极管构成基本逻辑电路，

36、是集成逻辑门电路的基础，但体积大、工作可靠性较差。路的基础，但体积大、工作可靠性较差。4 TTL集成逻辑门电路提高了开关速度，也使电路集成逻辑门电路提高了开关速度，也使电路有较强的驱动负载的能力和抗干扰的优点。有较强的驱动负载的能力和抗干扰的优点。在在TTL系列中，除了有实现各种基本逻辑功能的门电系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门，它们能够实现路以外，还有集电极开路门和三态门，它们能够实现线与，还可用来驱动需要一定功率的负载。线与，还可用来驱动需要一定功率的负载。5 CMOS电路由电路由PMOS管和管和NMOS管组成互管组成互补补MOS电路，具有功耗低、集

37、成度高、扇出系电路，具有功耗低、集成度高、扇出系数大、开关速度高、噪声容限大、抗干扰能力数大、开关速度高、噪声容限大、抗干扰能力强等优点。强等优点。6 在逻辑电路使用过程中，有可能遇到不同在逻辑电路使用过程中，有可能遇到不同类型门电路间的接口问题、门电路与负载之间类型门电路间的接口问题、门电路与负载之间的接口问题及抗干扰问题等，为了更好地使用的接口问题及抗干扰问题等，为了更好地使用数字集成芯片，应熟悉数字集成芯片，应熟悉TTL和和CMOS各个系列各个系列产品的外部电气特性及主要参数，能正确处理产品的外部电气特性及主要参数，能正确处理多余输入端，正确分析与解决这些问题。多余输入端，正确分析与解决

38、这些问题。7常用门电路，性能比较常用门电路，性能比较 名名 称称优 点点用用 途途TTLTTL（晶体管（晶体管-晶体管晶体管逻辑）功耗功耗较低、速度高，但低、速度高，但对电源源变化敏感，抗干化敏感，抗干扰能力不能力不强强。中小中小规模集成模集成电路、高路、高速信号速信号处理和各种接口理和各种接口应用。用。CMOSCMOS（互（互补金属氧化物半金属氧化物半导体器件）体器件）功耗很低、工功耗很低、工艺简单、集成度高、抗干集成度高、抗干扰能力能力强强，但速度一般，但速度一般，对静静电破坏敏感。破坏敏感。中小中小规模集成模集成电路、自路、自动控制系控制系统、数字化、数字化仪表等。表等。ECLECL（射

39、极耦合（射极耦合逻辑）速度快、速度快、负载能力能力强强，但工但工艺复复杂、功耗大、功耗大、抗干抗干扰能力能力较弱。弱。中小中小规模集成模集成电路、主路、主要用在要用在对速度要求速度要求较高高的数字系的数字系统中。中。I I2 2L L（集成注入（集成注入逻辑）电路路简单易于集成，功易于集成，功耗低，但高低耗低，但高低电平差平差值小，抗干小，抗干扰能力差。能力差。不制成不制成单个个门电路，主路，主要在大要在大规模、超大模、超大规模模集成集成电路中路中应用，如大用，如大规模模逻辑阵列、存列、存储器器等。等。8 常用系列门电路的主要参数表常用系列门电路的主要参数表TTLTTLCMOSCMOS高速高速

40、CMOSCMOS747474LS74LS74ALS74ALS4000400074HC74HC74HCT74HCTU UOHOH（minmin）/V/V2.42.42.72.72.72.74.64.64.44.44.44.4U UOLOL（maxmax）/V/V0.40.40.50.50.50.50.050.050.10.10.330.33I IOHOH（maxmax）/mAmA4 44 44 40.40.44 44 4I IOLOL（maxmax）/mAmA16168 88 80.40.44 44 4U UIHIH（minmin）/V/V2 22 22 23.53.53.153.152 2U UILIL（maxmax）/V/V0.80.80.80.80.80.81.51.51.351.350.80.8I IIHIH（maxmax）/AA4040202020200.10.10.10.10.10.1I IILIL（maxmax）/AA 160016004004002002000.10.10.10.10.10.1系系数数参参列列