[工学]数字电路与逻辑设计第3章课件

《[工学]数字电路与逻辑设计第3章课件》由会员分享，可在线阅读，更多相关《[工学]数字电路与逻辑设计第3章课件（108页珍藏版）》请在装配图网上搜索。

1、第三章 集成门电路与触发器第第 三三 章章集集 成成 门门 电电 路路 与与 触触 发发 器器第三章 集成门电路与触发器集集成成门门电电路路和和触触发发器器等等逻逻辑辑器器件件是是实实现现数数字字系系统统功功能能的的物质基础。物质基础。随着微电子技术的发展，人们把实现各种逻辑功能的元器件及其连线都集中制造在同一块半导体材料小片上，并封装在一个壳体中，通过引线与外界联系，即构成所谓的集集成成电路块电路块，通常又称为集成电路芯片。集成电路芯片。采用集成电路进行数字系统设计的优点：优点：可可靠靠性性高高、可可维维护护性性好好、功功耗耗低低、成成本本低低等等优优点点，可可以以大大简化设计和调试过程。大

2、大简化设计和调试过程。第三章 集成门电路与触发器本章知识要点本章知识要点:半导体器件的开关特性；半导体器件的开关特性；逻辑门电路的功能、外部特性及使用方法；逻辑门电路的功能、外部特性及使用方法；常用触发器的功能、触发方式与外部工作特性。常用触发器的功能、触发方式与外部工作特性。第三章 集成门电路与触发器3.1 数字集成电路的分数字集成电路的分类类数字集成电路通常按照所用半导体器件的不同或者根据集成规模的大小进行分类。一、根据所采用的半导体器件进行分类一、根据所采用的半导体器件进行分类 根据所采用的半导体器件，数字集成电路可以分为两大类。两大类。1.双极型集成电路：双极型集成电路：采用双极型半导

3、体器件作为元件。主要特点是速度快、负载能力强，但功耗较大、速度快、负载能力强，但功耗较大、集成度较低。集成度较低。2.单极型集成电路单极型集成电路(又称为又称为MOS集成电路集成电路):采用金属-氧化物半导体场效应管(Metel Oxide Semiconductor Field Effect Transister)作为元件。主要特点是结构简单、制造方便、集结构简单、制造方便、集成度高、功耗低，但速度较慢。成度高、功耗低，但速度较慢。第三章 集成门电路与触发器双极型集成电路又可进一步可分为：双极型集成电路又可进一步可分为：TTL(Transistor Transistor Logic)电路；E

4、CL(Emitter Coupled Logic)电路；I2L(Integrated Injection Logic)电路。TTL电路的“性能价格比”最佳，应用最广泛。MOS集成电路又可进一步分为：集成电路又可进一步分为：PMOS(P-channel Metel Oxide Semiconductor)；NMOS(N-channel Metel Oxide Semiconductor)；CMOS(Complement Metal OxideSemiconductor)。CMOS电路应用较普遍，因为它不但适用于通用逻电路的设计，而且综合性能最好。第三章 集成门电路与触发器二、根据集成电路规模的大

5、小进行分类二、根据集成电路规模的大小进行分类通常根据一片集成电路芯片上包含的逻辑门个数或元件个数，分为 SSI、MSI、LSI、VLSI。1.SSI(Small Scale Integration)小规模集成电路小规模集成电路:逻辑门数小于10 门(或元件数小于100个)；2.MSI(Medium Scale Integration)中规模集成电路中规模集成电路:逻辑门数为10 门99 门(或元件数100个999个)；3.LSI(Large Scale Integration)大规模集成电路大规模集成电路:逻辑门数为100 门9999 门(或元件数1000个99999个)；4.VLSI(Ver

6、y Large Scale Integration)超大规模集超大规模集成电路成电路:逻辑门数大于10000 门(或元件数大于100000个)。第三章 集成门电路与触发器3.2 半导体器件的开关特性半导体器件的开关特性数数字字电电路路中中的的晶晶体体二二极极管管、三三极极管管和和MOS管管等等器器件件一一般般是是以以开开关关方方式式运运用用的的，其其工工作作状状态态相相当当于于相相当当于于开开关关的的“接接通通”与与“断开断开”。数子系统中的半导体器件运用在开关频率十分高的电路中(通常开关状态变化的速度可高达每秒百万次数量级甚至千万次数量级)，研究这些器件的开关特性时，不仅要研究它们的静止特性

7、静止特性，而且还要分析它们的动态特性动态特性。静态特性是指二极管在导通和截止两种稳定状态下的特性。3.2.1 晶体二极管的开关特性晶体二极管的开关特性一、静态特性一、静态特性 第三章 集成门电路与触发器典型二极管的静态特性曲线典型二极管的静态特性曲线(又称伏安特性曲线又称伏安特性曲线)：1.正向特性正向特性 门门槛槛电电压压(VTH)：使二极管开始导通的正向电压，又称为阈值电压(一般锗管约0.1V，硅管约0.5V)。正向电压正向电压 VD VTH ：管子截止，电阻很大、正向电流 IF 接近于 0，二极管类似于开关的断开状态；正向电压正向电压 VD =VTH ：管子开始导通，正向电流 IF 开始

8、上升；正向电压正向电压 VD VTH(一般锗管为一般锗管为0.3V，硅管为硅管为0.7V)：管子充分 导通，电阻很小，正向电流IF 急剧增加，二极管类似于开关的接 通状态。使二极管充分导通的电压为导通电压，用VF表示。第三章 集成门电路与触发器 2 反向特性反向特性 二极管在反向电压VR 作用下，处于截止状态，反向电阻很大，反向电流 IR 很小（将其称为反向饱和电流，用 IS 表示，通常可忽略不计），二极管的状态类似于开关断开。二极管的状态类似于开关断开。而且反向电压在一定范围内变化基本不引起反向电流的变化。注意事项：注意事项：正向导通时可能因电流过大而导致二极管烧坏。组成实际电路时通常要串接

9、一只电阻 R，以限制二极管的正向电流；反向电压超过某个极限值时，将使反向电流IR突然猛增，致使二极管被击穿（通常将该反向电压极限值称为反向击反向击穿电压穿电压VBR），一般不允许反向电压超过此值。第三章 集成门电路与触发器二极管组成的开关电路图如图（a）所示。二极管导通状态下的等效电路如图(b)所示，截止状态下的等效电路如图(c)所示。二极管开关电路及其等效电路DU0RR断开R关闭(a)(b)(c)由于二极管的单向导电性，所以在数字电路中经常把它由于二极管的单向导电性，所以在数字电路中经常把它当作开关使用。当作开关使用。第三章 集成门电路与触发器二、二、动态特性动态特性二极管的动态特性是指二极

10、管在导通与截止两种状态转换过程中的特性，它表现在完成两种状态之间的转换需要一定的时间。为此，引入了反向恢复时间和开通时间的概念。1.反向恢复时间反向恢复时间反向恢复时间：反向恢复时间：二极管从正向导通到反向截止所需要的时间称为反向恢复时间。反向恢复时间反向恢复时间tre=存储时间存储时间ts+渡越时间渡越时间tt第三章 集成门电路与触发器 2.开通时间开通时间开开通通时时间间：二极管从反向截止到正向导通的时间称为开通时间。二极管的开通时间很短，对开关速度影响很小，相对反二极管的开通时间很短，对开关速度影响很小，相对反向恢复时间而言几乎可以忽略不计。向恢复时间而言几乎可以忽略不计。第三章 集成门

11、电路与触发器 3.2.2 晶体三极管的开关特性晶体三极管的开关特性晶体三极管由集电结和发射结两个PN结构成。根据两个PN结的偏置极性，三极管有截止、放大、饱和截止、放大、饱和3种工作状态。一、静态特性一、静态特性第三章 集成门电路与触发器基极集电极发射极第三章 集成门电路与触发器Vi0时，Vbe0，Vbc0三极管两个PN结均处于反偏，只有很小的反向漏电流Icb0和Ieb0三极管处于截止区三极管处于截止区通常以通常以ib=0或或 作为导通和截止的分界。作为导通和截止的分界。由于由于Ic=0，输出电压输出电压V=CEVCC截止区截止区第三章 集成门电路与触发器饱和区饱和区Vi不断增大，ib、ic、

12、ie均增大。导致VCE=VCC-icRc不断下降。当VCE降到0.7V以下时，三极管集电结由反偏转向正偏此时，此时，ib增加而增加而ic不再增加。不再增加。第三章 集成门电路与触发器饱和区特征：饱和区特征：集电极和发射极之间呈低阻抗。集电极和发射极之间呈低阻抗。硅：硅：VCE =0.3V锗：锗：VCE=0.1V以上称为以上称为三极管饱和压降三极管饱和压降（固定参数）（固定参数）发射结、集电结都正偏发射结、集电结都正偏;第三章 集成门电路与触发器VC=VB集电结零偏，三极管处于临界饱和点集电结零偏，三极管处于临界饱和点此时：此时：ib=ibs（ibs临界饱和基极电流）临界饱和基极电流）（ics临

13、界饱和集电极电流）临界饱和集电极电流）实际上，实际上，VC=VB，VBE=0.7V，所以：所以：一般情况下，我们忽略一般情况下，我们忽略0.7V。临界饱和临界饱和第三章 集成门电路与触发器三极管开关等效电路三极管开关等效电路第三章 集成门电路与触发器饱和状态也是一种导通状态2）发射结正偏，且超过死区电压（发射结正偏，且超过死区电压（0.3或或0.7）与放大状态的共性：与放大状态的共性：1）ie、ic、ib都不为零，且都不为零，且ie=ic+ib与放大状态不同处：与放大状态不同处：第三章 集成门电路与触发器NPN硅三极管共发射极电路三态条件和特性硅三极管共发射极电路三态条件和特性状态状态 条条

14、件件 特特 性性 VBE（v）ib ib ic ie VCE（v）发射结偏置发射结偏置 集电结偏置集电结偏置截止截止 0.7 0 0 0 0 VCC 反或正反或正VT 反反放大放大 0.7 ibs ibibs 0.3 正正 正正 ic ib ieibS，三极管处于饱和导通电路设计合理。三极管非门如图三极管非门如图已知：已知：VCES=0.3V（饱和压降），（饱和压降），=20，输入高、低电平为输入高、低电平为5V、0V，电路设电路设计是否合理。计是否合理。第三章 集成门电路与触发器3.3.2 TTL 集成逻辑门电路集成逻辑门电路TTL(Transistor Transistor Logic)电

15、路是晶体管电路是晶体管-晶体晶体管逻辑电路的简称。管逻辑电路的简称。TTL电路的功耗大、线路较复杂，使其集成度受到电路的功耗大、线路较复杂，使其集成度受到一定的限制，故广泛应用于中小规模逻辑电路中。一定的限制，故广泛应用于中小规模逻辑电路中。下面，对几种常见TTL门电路进行介绍，重点讨论TTL非门(反相器)。第三章 集成门电路与触发器一、典型的一、典型的TTLTTL非门电路非门电路Vb2Vb4Vb5Vb1该电路可按 图中虚线划分为三部分：三部分：输入级输入级 由多发射极晶体管T1和电阻R1组成；中间级中间级 由晶体管T2和电阻R2、R3组成；输出级输出级 由晶体管T4、T5、D2和电阻R4组成

16、。第三章 集成门电路与触发器T1发射结导通，Vb1被钳位在(0.3+0.7)=1.0V工作原理工作原理A）输入低电平输入低电平（0.3V0.3V）Vb2Vb4Vb5T1的发射极和集电极之间的饱和压降非常低（0.1-0.3V）导致T2 截止第三章 集成门电路与触发器 RL很大，iL很小，更小，R2上压降可不予考虑。Vb4=VCC=5V VO=VCC-0.7-0.7=3.6VT2截止，VC2为高电平，VE2为低电平，T5 截止VCC通过R2向T4提供基极电流。所以T4、D2导通，RL为后级TTL负载门电路等效电阻，很大。输出级处于射极跟随状态（放大）。Vb2Vb4Vb5Vb1第三章 集成门电路与触

17、发器Vb2Vb4Vb10.4VRLTTLTTL反相器关态电路反相器关态电路Vo=3.6V第三章 集成门电路与触发器Vb2Vb4Vb5Vb1 T1发射结反偏反偏，此时基集结可以看成是一个处于正向导通的二极管，VCC通过R1和T1基集结向T2提供基极电流 ib2，使得T2、T5导通（可以设计为饱和导通）B B）输入高电平输入高电平 （3.6V3.6V）T1发射结处于反偏反偏如果T1发射结处于正偏Vb1将达到4.3V，导致T1集电结正偏，使得Vb2、Vb5分别被钳位在3.6V和2.9V，而Vb2、Vb5导通的钳位电压应该为1.4V和0.7V。假设是错误的。第三章 集成门电路与触发器Vb2Vb4Vb5

18、Vb1T1的基极电流：T1处于倒置工作状态，故VE2被钳位在0.7V；Vb2被钳位在1.4V；Vb1被钳位在2.1V Vb4=Vc2=Vb5+T2饱和压降=0.7+0.3=1V，不能使T4、D2同时导通，所以T4、D2截止。输出T5的饱和压降0.3V第三章 集成门电路与触发器第三章 集成门电路与触发器T2的饱和集电极电流这时只要使T2的放大系数大于便可以使T2管处于饱和。这显然是很容易做到的Vb2Vb4Vb5Vb1第三章 集成门电路与触发器Vb2Vb4Vb5Vb1RLiLTTL反相器开态（输入3.6V）第三章 集成门电路与触发器二、典型二、典型TTL与非门与非门 该电路可按 图中虚线划分为三部

19、分：三部分：输入级输入级 由多发射极晶体管T1和电阻R1组成；中间级中间级 由晶体管T2和电阻R2、R3组成；输出级输出级 由晶体管T3、T4、D4和电阻R4组成。1.电路结构及工作原理电路结构及工作原理 (1)电路结构电路结构典型TTL与非门电路图及相应逻辑符号如右图所示。第三章 集成门电路与触发器(2)工作原理工作原理逻辑功能分析如下：a.输入端全部接高电平(3.6V)：电源Vcc通过R1和T1的集电结向T2提供足够的基极电流，使T2饱和导通。T2的发射极电流在R3上产生的压降又使 T4 饱和导通，输出为低电平(0.3V)。实现了“输入全高输入全高，输出为低，输出为低”的逻辑关系。b.当有

20、输入端接低电平(0.3V)时：输入端接低电平的发射结导通，使T1的基极电位Vb1=0.3V+0.7V=1V。该电压作用于T1的集电结和T2、T4的发射结上，不可能使T2和T4导通。由于T2截止，电源VCC通过R2驱动T3和D4管，使之工作在导通状态，电路输出为高电平(3.6V)。实现了“输入有低，输出为高输入有低，输出为高”的逻辑功能。第三章 集成门电路与触发器 归归纳纳：当输入A、B、C均为高电平时，输出为低电平(0V)；当A、B、C中至少有一个为低电平时，输出为高电平(3.6V)。输出与输入之间为“与非”逻辑，即第三章 集成门电路与触发器2.主要外部特性参数主要外部特性参数TTL与非门的主

21、要外部特性参数有输出逻逻辑辑电电平平、开开门门电电平平、关关门门电电平平、扇扇入入系系数数、扇扇出出系系数数、平平均均传传输输时时延延和空空载功耗载功耗等。(2)输出低电平输出低电平VOL：输出低电平VOL是指输入全为高电平时的输 出电平。VOL的典型值是0.3V。(产品规范 2.4v)(3)开门电平开门电平VO N ：指在额定负载下，确保与非门输出为低电平时 所允许的最小输入高电平，它表示使与非门开通的输 入高电平的最小值。VON的产品规范值为VON1.8V。第三章 集成门电路与触发器(4)关关门门电电平平VOFF：指输出空载时，确保输出为高电平时所允许的最小 输大输入低电平，表示使与非门关

22、断的输入低电平 最大值，VOFF 的产品规范值VOFF0.8V。(5)扇入系数扇入系数Ni：指与非门允许的输入端数目。(6)扇出系数扇出系数No：指与非门输出端连接同类门的最多个数，反应了门电 路带负载的能力，分为：灌电流负载和拉电流负载。(7)输入短路电流输入短路电流IiS：指当与非门的某一个或多个输入端接低电平，其余端接入高电平或者悬空时，流过低电平输 入端的电流。(8)高电平输入电流高电平输入电流IiH：指某一输入端接高电平，而其他输入端接地 时，流入高电平输入端的电流，又称为输入 漏电流。开门电平和关门电平反应了门电路的抗干扰能力，开门电平越低，开门电平和关门电平反应了门电路的抗干扰能

23、力，开门电平越低，表明输入高电平时候的抗干扰能力越强；关门电平约大，输入低电平时表明输入高电平时候的抗干扰能力越强；关门电平约大，输入低电平时候的抗干扰能力就越强。候的抗干扰能力就越强。第三章 集成门电路与触发器 (9)平均传输延迟时间平均传输延迟时间tpd:指一个矩形波信号从与非门输入端传到与非门输出端(反相输出)所延迟的时间。通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tpdL；从输入波下沿中点到输出波上沿中点的时间延迟 称为截止延迟时间tpdH。平均延迟时间为平均延迟时间为：tpd=(tpdL+tpdH)/2(10)空载功耗空载功耗P：指 与 非 门 空 载 时 电

24、源 总 电 流 ICC和 电 源 电 压 VCC的 乘 积。输出为低电平时的功耗称为空载导通功耗PON，输出为高电平时的功耗称为空载截止功耗POFF。平均功耗为：平均功耗为：P=(PON+POFF)/2 第三章 集成门电路与触发器 3.TTL与非门集成电路芯片与非门集成电路芯片TTL与非门集成电路芯片种类很多，常用的TTL与非门集成电路芯片有7400和7420等。7400的引脚分配图如图(a)所示；7420的引脚分配图如图(b)所示。第三章 集成门电路与触发器二、其他功能的二、其他功能的TTL门电路门电路 集成TTL门电路还有与门、或门、非门、或非门、与或非门、异或门等不同功能的产品。此外，还

25、有两种特殊门电路集电极开路门(OC门)和三 态门(TS门)。(1)非门非门 1.几种常用的几种常用的TTL门电路门电路第三章 集成门电路与触发器(2)或非门或非门 常用的TTL或非门集成电路芯片有2输入4或非门7402等。7402的引脚分配图如下图所示。第三章 集成门电路与触发器(3)与或非门与或非门 常用的常用的TTL与或非门集成电路芯片与或非门集成电路芯片7451的引脚排列图的引脚排列图如下图所示。如下图所示。第三章 集成门电路与触发器(1)集电极开路门电路（集电极开路门电路（open collector gate）一般一般TTL门门输出端不允许长时间接地或短接VCC电源（+5V）。两个T

26、TL门输输出端并联出端并联使用也是错误的。2.两种特殊的门电路两种特殊的门电路实现第三章 集成门电路与触发器 集电极开路门(Open Collector Gate）是一种输出端可 以 直 接 相 互 连 接 的 特 殊 逻 辑 门，简 称 OC门。下图给出了一个集电极开路与非门的电路结构图和逻辑符。注意！集电极开路与非门只有在外接负载电阻注意！集电极开路与非门只有在外接负载电阻RL和电源和电源UCC后才能正常工作。后才能正常工作。第三章 集成门电路与触发器 将两个或两个以上的OC门输出端连接在一起，可实现OC门输出端的逻辑“与”。OC门的应用门的应用实现实现“线与线与”（WireAND）逻辑逻

27、辑OC门“线与”实现与或非与或非逻辑第三章 集成门电路与触发器(2)三态输出门三态输出门(Three State Gate)三态输出门有三种输出状态：输出高电平、输出低电平和三态输出门有三种输出状态：输出高电平、输出低电平和高阻状态，前两种状态为工作状态，后一种状态为禁止状态高阻状态，前两种状态为工作状态，后一种状态为禁止状态。简称三态门，TS门等。注意注意!三态门不是指具有三种逻辑值。三态门不是指具有三种逻辑值。如何使电路处在工作状态和禁止状态？如何使电路处在工作状态和禁止状态？通过外加控制信号！通过外加控制信号！第三章 集成门电路与触发器例：例：该电路逻辑功能如下：该电路逻辑功能如下：EN

28、=1：二极管D反偏，此时电路功能与一般与非门无区别，输出 ；EN=0：一方面因为T1有一个输入端为低，使T2、T4截止。另一方面由于二极管导通，迫使T3的基极电位变低，致使T3、D4也截止。输出F便被悬空，即处于高阻状态。高电平有效高电平有效第三章 集成门电路与触发器第三章 集成门电路与触发器 选中一个 ，则Di数据送上总线（其余使能必须为1）若某一时刻，有两个门使能端为0，那么总线传输数据将出错。三态门应用三态门应用（a）单向数据传输单向数据传输三态门常用于总线传输控制三态门常用于总线传输控制第三章 集成门电路与触发器如下图所示，用两种不同控制输入的三态门可构成的双向总线。如下图所示，用两种

29、不同控制输入的三态门可构成的双向总线。图中：图中：EN=1时时:G1工作，G2处于高阻状态，数据D1被取反后送至总线；EN=0时时:G2工作，G1处于高阻状态，总线上的数据被取反后送到数据端D2。实现了数据的分时双向传送。第三章 集成门电路与触发器3.3.2 CMOS3.3.2 CMOS集成逻辑门电路集成逻辑门电路MOS型集成门电路的主要优点优点：制造工艺简单、集成度制造工艺简单、集成度高、功耗小、抗干扰能力强等；主要缺点：速度相对高、功耗小、抗干扰能力强等；主要缺点：速度相对TTL电电路较低路较低。MOS门电路有三种类型：门电路有三种类型：使用P沟道管的PMOS电路；使用N沟道管的NMOS电

30、路；同时使用PMOS管和NMOS管的CMOS电路。相比之下，CMOS电电路路性性能能更更优优，是当前应用较普遍的逻辑电路之一。下面，仅讨论CMOS集成逻辑门。第三章 集成门电路与触发器MOS管的开关特性管的开关特性*MOS管结构管结构P型硅衬底两边有两个高浓度的N区；两个N区用二氧化硅隔离；二氧化硅引出栅极G；两个N区分为源区和漏区，分别引出源极S和漏极D；衬底引出基极B，又称基片。第三章 集成门电路与触发器*MOS管导电通路管导电通路当栅极不加电压当栅极不加电压源极和漏极之间不存在导电沟道；源极和漏极之间不存在导电沟道；源极和漏极相当于两个背靠背的源极和漏极相当于两个背靠背的PN结，不论源漏

31、两极间加什么结，不论源漏两极间加什么极性电压，总有一个极性电压，总有一个PN结反偏。结反偏。此时，此时，MOS管处于截止状态（高管处于截止状态（高阻抗）。阻抗）。第三章 集成门电路与触发器MOS管特性曲线和参数管特性曲线和参数共源连接共源连接第三章 集成门电路与触发器输入特性（变形）输入特性（变形）在漏源电压VDS一定的条件下，漏源电流iDS随栅源电压VGS变化曲线 VGS较小，产生的静电场较小，导电沟道未形成，iDS为0，MOS管处于截止状态；VGS增大，开始出现iDS。此时的VGS称为开启电压记为VT或VGS（th）；随VGS增大，沟道电阻迅速减小iDS增加，MOS管进入导通状态。共源连接

32、共源连接第三章 集成门电路与触发器输出特性输出特性VGS一定条件下，iDS随VDS变化曲线VGSVT且为某一固定值时，iDS随VDS增加，直到到达某一个临界点，iDS不再随VDS增加而明显增加明显增加，进入平坦部分，这个区域称为饱和区（恒流区）；将各种栅源电压临界点连接起来，形成临界线，临界线左边是非饱和区（可变电阻区）。作开关运用时，MOS管主要工作在截止区截止区和非饱和区非饱和区第三章 集成门电路与触发器*MOS管基本开关电路管基本开关电路VI=VGSVT，MOS处于导通状态，此时漏源电流：RON：MOS管导通时的漏源电阻输出电压：若RONRD，则VO=0V。MOS管反向器管反向器第三章

33、集成门电路与触发器*MOS管的四种类型管的四种类型（1）N沟道增强型沟道增强型以P型材料为衬底，感生出N沟道；以N 型材料为衬底，感生出P沟道。N沟道MOS管，正电压供电；P沟道MOS管，负电压供电。第三章 集成门电路与触发器（2）N沟道耗尽型沟道耗尽型增强型：零栅压时，没有导电沟道产生，只有栅源电压达到开启电压，才感生出导电沟道。耗尽型：零栅压时，已有导电沟道存在。第三章 集成门电路与触发器（3）P沟道增强型沟道增强型第三章 集成门电路与触发器（4）P沟道耗尽型沟道耗尽型第三章 集成门电路与触发器一一.CMOS.CMOS反向器反向器T1：P沟道增强型MOS管；开启电压：VGS（th）P=-3

34、V负压供电，负载管负载管T2：N沟道增强型MOS管。开启电压：VGS（th）N=3V正压供电，工作管工作管VDD一般为+10V。（1）电路结构）电路结构SDSD第三章 集成门电路与触发器2.VI为高电平（10V）T2导通，T1截止，电源电压主要降落在T1负载管上，输出VO=0V。工作原理工作原理：1.VI为低电平（0V）NMOS管T2栅源电压VGS2=0VVGS(th)N=3VT2工作管截止。PMOS管T1栅源电压VGS1=-10V，T1管导通，电源电压主要降落在T2上，输出电压VO=10V。第三章 集成门电路与触发器可以看出：可以看出：无论VI是高电平还是低电平，T1、T2总是工作在一个导通

35、，一个截止。即所谓互补状态互补状态。CMOS电路称为“互补对称式金属氧化物半导体电路”(ComplementarySymmetery MetalOxideSemiconductor Circuit)特点：不论何时T1、T2总有一个截止，而且截止内阻很高，流过T1、T2静态电流很小。因此，COMS电路静态功耗很小。第三章 集成门电路与触发器二、二、CMOSCMOS与非门与非门由两个串联串联的NMOS管和两个并联并联的PMOS管构成的两输入端的CMOS与非门电路如下图所示。工作原理：工作原理：当输入A、B均为高电平时，TN1和TN2导通，TP1和TP2截止，输出端F为低电平；当输入A、B中至少有一

36、个为低电平时，对应的TN1 和TN2中至少有一个截止，TP1和TP2中至少有一个导通，输出F为高电平。该电路实现了“与非”逻辑功能。ssssDDDD第三章 集成门电路与触发器三、三、CMOSCMOS或非门或非门由两个并联的NMOS管和两个串联的PMOS管构成一个两个输入端的CMOS或非门电路如下图所示。每个输入端连接到一个NMOS管和一个PMOS管的栅极。工作原理：工作原理：当输入A、B均为低电平时，TN1和TN2截止，TP1和TP2导通，输出F为高电平；当输入端A、B 中至少有一个为高电平时，则对应的TN1、TN2中便至少有一个导通，TP1、TP2中便至少有一个截止，使输出F为低电平。该电路

37、实现了“或非”逻辑功能。第三章 集成门电路与触发器四、四、CMOS三态门三态门 EN=1：TN和和TP同同时时截截止，输出止，输出F呈高阻状态；呈高阻状态；EN=0：TN和和TP同同时时导导通，非门正常工作，实现通，非门正常工作，实现 的功能。的功能。第三章 集成门电路与触发器 3.3.3 正逻辑和负逻辑正逻辑和负逻辑前面讨论各种逻辑门电路的逻辑功能时，约定用高电平表示逻辑1、低电平表示逻辑0。事实上，既可以规定用高电平表示逻辑1、低电平表示逻辑0，也可以规定用高电平表示逻辑0，低电平表示逻辑1。这就引出了正逻辑和负逻辑的概念。正逻辑：正逻辑：用高电平表示逻辑用高电平表示逻辑1，低电平表示逻辑

38、，低电平表示逻辑0。负逻辑：负逻辑：用高电平表示逻辑用高电平表示逻辑0，低电平表示逻辑，低电平表示逻辑1。第三章 集成门电路与触发器前面讨论各种逻辑门电路时，都是按照正逻辑规定来定义其逻辑功能的。在在本本课课程程中中，若若无无特特殊殊说说明明，约约定定按按正正逻逻辑辑讨讨论论问问题，所有门电路的符号均按正逻辑表示。题，所有门电路的符号均按正逻辑表示。第三章 集成门电路与触发器3.4触发器触发器在数字系统中，为了构造实现各种功能的逻辑电路，除了需要实现逻辑运算的逻辑门之外，还需要有能够保存信息的逻辑器件。触发器是一种具有记忆功能的电子器件。触发器是一种具有记忆功能的电子器件。触发器能用来存储一位

39、二进制信息。集成触发器的种类很多，分类方法也各不相同，但就其结构而言，都是由逻辑都是由逻辑门加上适当的反馈线耦合而成。门加上适当的反馈线耦合而成。第三章 集成门电路与触发器触发器的特点：触发器的特点：有两个互补的输出端 Q 和 。在一定输入信号作用下，触发器可以从一个稳定状 态转移到另一个稳定状态。有两个稳定状态。通常将 Q=1和 =0 称为“1”状状态态，而 把Q=0和 =1称为“0”状态状态。当输入信号不发生变化 时，触发器状态稳定不变。所谓“稳定稳定”状态，是指没有外界信号作用时，触发器电路 中的电流、电压均维持恒定的数值。第三章 集成门电路与触发器现态现态:输入信号作用前的状态，记作

40、Qn 和 ,一般简记 为 Q和；次态次态:输入信号作用后的状态，记作 Qn+1和。显然，次态是现态和输入的函数。现态与次态的概念：现态与次态的概念：第三章 集成门电路与触发器触发器的种类：根据触发器电路结构形式分类：根据触发器电路结构形式分类：基本RS触发器；同步触发器；主从触发器；维持阻塞触发器；边沿触发器第三章 集成门电路与触发器根据触发器逻辑功能不同分类：根据触发器逻辑功能不同分类：RS触发器；JK触发器；T触发器；D触发器；根据数据存取原理不同触发器还可以分为：根据数据存取原理不同触发器还可以分为：静态触发器（本章介绍）；动态触发器第三章 集成门电路与触发器电路结构与工作原理电路结构与

41、工作原理基本或非门输出VO1随VI1变化而变化，VI1消失，VO1状态不定。3.4.1 3.4.1 基本基本R-SR-S触发器触发器基本R-S触发器是直接复位直接复位(Reset)(Reset)置位置位(Set)(Set)触发器的简称，由于它是构成各种功能触发器的基本部件，故称为基本R-S触发器。第三章 集成门电路与触发器一、一、用与非门构成的基本用与非门构成的基本R-S触发器触发器1.组成：组成：由两个与非门交叉耦合构成，其逻辑图和逻辑符2.号分别如下图图中，R称为置0端或者复位端复位端，S称为置1端或置位置位端端；逻辑符号输入端加的小圆圈表示低电平或负脉冲有效。第三章 集成门电路与触发器

42、2.工作原理工作原理(1)若若R=1,S=1，则触发器保持原来状则触发器保持原来状态不变；态不变；(即所谓的低电平有效即所谓的低电平有效)(2)若若S=0,R=1,则触发器置为则触发器置为1状态；状态；(3)若若R=0,S=1,则触发器置为则触发器置为0状态；状态；(4)不允许出现不允许出现R=0,S=0。“1”状态状态:Q=1和 =0“0”状态状态:Q=0和 =1与非门组成基本与非门组成基本RS触发器触发器特性表特性表*输入端0同时消失，状态不定第三章 集成门电路与触发器表中d表示触发器次态不确定。该表又称为次态真值表。次态真值表。RSQn+1功能说明功能说明0 00 11 01 1d01Q

43、不定不定置置 0置置 1不变不变基本基本R-S触发器功能表触发器功能表3.逻辑功能及其描述逻辑功能及其描述 由与非门构成的R-S触发器的逻辑功能如下表所示。第三章 集成门电路与触发器因为R、S不允许同时为0，所以输入必须满足约束条件：约束条件：R+S=1 (约束方程约束方程)若把触发器次态 Qn+1表示成现态 Q和输入R、S的函数，则卡诺图如下：用卡诺图化简后，可得到该触发器的次态方程次态方程：第三章 集成门电路与触发器二、用或非门构成的基本二、用或非门构成的基本R-SR-S触发器触发器 1.1.组组成成：由两个或非门交叉耦合组成，其逻辑图和逻辑符号分别如图(a)和图(b)所示。该电路的输入是

44、正脉冲或高电平有效，故逻辑符号的输入端未加小圆圈。第三章 集成门电路与触发器或非门组成基本或非门组成基本RS触发器触发器特性表特性表*输入端1同时消失，状态不定第三章 集成门电路与触发器2.2.逻辑功能逻辑功能3.下表给出了由或非门构成的R-S触发器的逻辑功能。RSQn+1功能说明功能说明0 00 11 01 1Q10d不变不变置置 1置置 0不定不定基本R-S触发器功能表基本R-S触发器的优点是结构简单优点是结构简单。它不仅可作为记忆元件独立使用，而且由于它具有直接复位、置位功能，因而被作为各种性能完善的触发器的基本组成部分。但由于但由于R、S之间的之间的约束关系，以及不能进行定时控制，使它

45、的使用受到一定限制约束关系，以及不能进行定时控制，使它的使用受到一定限制。次态方程和约束方程如下：(次态方程)R S=0(约束方程)第三章 集成门电路与触发器3.4.2 几种常用的时钟控制触发器几种常用的时钟控制触发器具有时钟脉冲控制的触发器称为“时时钟钟控控制制触触发发器器”或者“定时触发器定时触发器”。时钟脉冲控制触发器的工作特点：时钟脉冲控制触发器的工作特点：由时钟脉冲确定状态转换的时刻由时钟脉冲确定状态转换的时刻(即何时转换？即何时转换？)；由输入信号确定触发器状态转换的方向由输入信号确定触发器状态转换的方向(即如何转换？即如何转换？)。下面介绍四种最常用的时钟控制触发器。第三章 集成

46、门电路与触发器一、一、时钟控制时钟控制R-S触发器触发器时钟控制R-S触发器的逻辑图和逻辑符号如图(a)、(b)所示。1.组成：组成：由四个与非门构成。其中，与非门G1、G2构成基本R-S触发器；与非门G3、G4组成控制电路，通常称为控制门。第三章 集成门电路与触发器2工作原理工作原理具体如下具体如下：R=0,S=0：控制门G3、G4的输出均为1，触发器状态保持不变；R=0,S=1：控制门G3、G4的输出分别为1和0，触发器状态置成1状态；R=1,S=0：控制门G3、G4的输出分别为0和1，触发器状态置成0状态；R=1，S=1：控制门G3、G4的输出均为0，触发器状态不确定，这是不允许的。当时

47、钟脉冲没有到来（即当时钟脉冲没有到来（即C=0）时，不管时，不管R、S端为何值，端为何值，两个控制门的输出均为两个控制门的输出均为1，触发器状态保持不变。，触发器状态保持不变。当当时时钟钟脉脉冲冲到到来来（即即C=1）时时，输输入入端端R、S的的值值 可可以以通过控制门作用于上面的基本通过控制门作用于上面的基本R-S触发器。触发器。第三章 集成门电路与触发器注注意意！时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足：输入信号依然存在约束条件，即输入信号依然存在约束条件，即R、S不能同时为不能同时为1；由由分分析析可可知知：时钟控制R-

48、S触发器的工作过程是由时钟信号C和输入信号R、S共同作用的；时钟C控制转换时间，输入R和S确定转换后的状态。3 逻辑功能逻辑功能时钟控制R-S触发器的功能表、次态方程和约束条件与由或非门或非门构成的R-S触发器相同。在时钟控制触发器中，时钟信号C是一种固定的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟作用(C=1)时的情况。第三章 集成门电路与触发器同步同步RS触发器特性表（真值表）触发器特性表（真值表）*CP回到低电平后状态不定CP=0，G3，G4输出高电平，触发器保持原状态；CP=1，G3，G4开通S、R信号反相后加到基本RS触发器上。约束条件：SR=0第三章

49、 集成门电路与触发器特性方程特性方程：次态（Q n+1）和数据输入（S、R）、初态（Qn）的关系。特性方程：特性方程：第三章 集成门电路与触发器二、二、D触发器触发器对时钟控制R-S触发器的控制电路稍加修改，使之变成如下图(a)所示的形式，这样便形成了只有一个输入端的D触发器。其逻辑符号如图(b)所示。修改后，控制电路在时钟脉冲作用期间(C=1时)，将输入信号D转换成一对互补信号送至基本R-S触发器的两个输入端，使基本R-S触发器的两个输入信号只可能是01或者10两种组合，从而消除了状态不确定现象，解决了对输入的约束问题。RS第三章 集成门电路与触发器钟控钟控RS触发器触发器钟控钟控D触发器触

50、发器第三章 集成门电路与触发器 当当无无时时钟钟脉脉冲冲作作用用（即即C=0）时时，控控制制电电路路被被封封锁锁，无无论论D为为何何值值，与与非非门门G3、G4输输出出均均为为1，触触发发器器状状态态保持不变。保持不变。当当 时时 钟钟 脉脉 冲冲 作作 用用（即即C=1）时，）时，(1)若若D=0，则则门门G4输输出出为为1，门门G3输输出出为为0，触触发发器器状态被置状态被置0；(2)若若D=1，则则门门G4输输出出为为0，门门G3输输出出为为1，触触发发器器状态被置状态被置1。工作原理：工作原理：第三章 集成门电路与触发器在时钟作用时，D触发器状态的变化仅取决于输入信号D，而与现态无关。

51、其次态方程为 Q(n+1)=D D触发器的逻辑功能如下表所示。DQn+10101 D 触发器功能表第三章 集成门电路与触发器三三、J-K 触发器触发器在时钟控制R-S触发器中增加两条反馈线，将触发器的输出和交叉反馈到两个控制门的输入端，并把原来的输入端S改成J，R改成K，即可改进成J-K触发器。J-K触发器的逻辑图和逻辑符号如下图所示。该该触触发发器器利利用用触触发发器器两两个个输输出出端端信信号号始始终终互互补补的的特特点点，有有效效地地解解决决了了时时钟钟控控制制R-S触触发发器器在在时时钟钟脉脉冲冲作作用用期期间间两两个个输输入入同同时时为为1将将导导致致触触发发器器状状态不确定的问题。

52、态不确定的问题。第三章 集成门电路与触发器 J=0,K=0：触发器状态不变。J=0,K=1：若原来处于0状态，触发器保持0状态不变；若原来处于1状态，触发器状态置成0。即JK=01时，触发器次态一定为时，触发器次态一定为0状状态。态。(1)无时钟脉冲(C=0)时，触发器保持 原来状态不变。(2)时钟脉冲作用(C=1)时，与J、K相关。J-K触发器的工作原理如下：触发器的工作原理如下：第三章 集成门电路与触发器 J=1,K=0：若原来处于0状 态，触发器状态置成1；若原 来处于1状态，触发器保持1 态不变。即JK=10时，触发时，触发 器次态一定为器次态一定为1状状 态。态。J-K触发器的工作原

53、理如下：触发器的工作原理如下：J=1,K=1：若原来处于0状态，触发器置成1 状态；若原来处 于1状态，触发器置成0状态。即JK=11时，触发器的次态与时，触发器的次态与 现态相反。现态相反。第三章 集成门电路与触发器归纳起来，归纳起来，J-K触发器的功能表如下表所示。触发器的功能表如下表所示。J-K触发器功能表触发器功能表J KQn+1功能说明功能说明0 00 11 01 1Q01Q不变不变置置 0置置 1翻转翻转次态方程为次态方程为上述J-K触发器结构简单，且具有较强的逻辑功能，但依然存在“空翻”现象。为了进一步解决“空翻”问题，实际中广泛采用主从主从J-K触发器。触发器。第三章 集成门电

54、路与触发器四、四、T 触发器触发器T触触发发器器又又称称为为计计数数触触发发器器。如果把J-K触发器的两个输入端J和K连接起来，并把连接在一起的输入端用符号T表示，就构成了T触发器。相应的逻辑图和逻辑符号分别如图(a)和图(b)所示。第三章 集成门电路与触发器T10Qn+1QQ功能说明功能说明不不 变变翻翻 转转T触发器功能表触发器功能表T触发器的逻辑功能可直接由J-K触发器的次态方程导出。J-K触发器的次态方程为将该方程中的J和K均用T代替后，即可得到T触发器的次态方程：根据次态方程，可列出T触发器的功能表如下表所示。功能功能：当T=0时，触发器状态保持不变；当T=1时，在时钟脉冲作用下状态

55、翻转，相当于一位二进制计数器。第三章 集成门电路与触发器因为在时钟脉冲作用期间，输入信号直接控制着触发器状态的变化。即当时钟C为1时，输入信号R、S发生变化，触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。上上述述由由四四个个逻逻辑辑门门构构成成的的触触发发器器存存在在空空翻翻问问题题，所所谓谓“空空翻翻”是是指指在在同同一一个个时时钟钟脉脉冲冲作作用用期期间间触触发发器器状状态态发发生生两次或两次以上变化的现象。两次或两次以上变化的现象。引起空翻的原因是什么？引起空翻的原因是什么？为了克服为了克服“空翻空翻”现象，实际数字电路中使用的现象，实际数字电路中使用的集成集成T T触

56、发器通常采用主从式结构或者维持阻塞结构。触发器通常采用主从式结构或者维持阻塞结构。它们除了在性能方面的改进外，逻辑功能与上述触发它们除了在性能方面的改进外，逻辑功能与上述触发器完全相同。器完全相同。第三章 集成门电路与触发器上面介绍了四种不同类型的时钟控制触发器，这些触上面介绍了四种不同类型的时钟控制触发器，这些触发器之间可以进行逻辑功能的转换。发器之间可以进行逻辑功能的转换。一般来说，在原触发器的输入端加上一定的转换逻辑一般来说，在原触发器的输入端加上一定的转换逻辑电路，就可以构成具有新的逻辑功能的触发器。有关转换电路，就可以构成具有新的逻辑功能的触发器。有关转换方法可参见教材中有关部分。方法可参见教材中有关部分。