Cadence软件使用教程课件_002

上传人:风*** 文档编号:240606153 上传时间:2024-04-24 格式:PPT 页数:60 大小:8.45MB
收藏 版权申诉 举报 下载
Cadence软件使用教程课件_002_第1页
第1页 / 共60页
Cadence软件使用教程课件_002_第2页
第2页 / 共60页
Cadence软件使用教程课件_002_第3页
第3页 / 共60页
资源描述:

《Cadence软件使用教程课件_002》由会员分享,可在线阅读,更多相关《Cadence软件使用教程课件_002(60页珍藏版)》请在装配图网上搜索。

1、Cadence高速电路板设计主讲人:杨鸣 研究员-教程内容1、利用OrCAD Capture CIS进行原理图设计2、利用Cadence PCB Editor进行PCB布局布线3、光绘文件(Artwork)制作,如何生成Gerber文件-DSP6713最小系统-本教程配套材料1、系统的原理图工程文件2、系统的PCB图工程文件3、原件库、封装库文件4、板上芯片的datasheet5、给PCB厂商的Gerber文件(Artwork)6、DSP6713程序的C语言源代码-学完本教程的收获1、能自己开发出一块DSP学习板2、学会用Cadence软件进行原理图设计3、学会用Cadence软件进行PCB板

2、设计-高速电路板设计流程设计设计即正即正确原确原则则-高速电路板设计流程1、电电路路设计设计是充是充满满直直觉觉的的过过程。直程。直觉觉来源于以往的来源于以往的设计经验设计经验。2、不要盲从已有的、不要盲从已有的经验经验,经验经验有正确的也有有正确的也有错误错误的。的。3、一个根本的出、一个根本的出发发点:用点:用怀怀疑的眼光看待已有的疑的眼光看待已有的经验经验。4、对对正确的正确的经验经验:什么情况下是正确的?:什么情况下是正确的?为为什么能解决什么能解决问题问题?机?机理是什么?理是什么?5、错误错误的的经验经验:为为什么什么错误错误?会?会产产生哪些生哪些问题问题?背后的原理是什?背后的

3、原理是什么?么?两个例子:0.1uF去耦电容 33欧姆电阻端接-高速电路板设计流程如何快速如何快速积积累累经验经验:学习SI、PI、EMC设计的基本原理。向高手学习,而不是向老手学习。仔细分析学到的经验做法,什么时候对,什么时候不对?设计中仿真,得到一个预期的性能目标。仿真不能解决一切 问题,但能帮助我们快速积累正确的经验。后期测试,对比仿真结果。哪些问题达到了预期结果,哪些没有达到预期结果?还有什么没考虑到?分析背后的机理。下一次设计把积累的用上,重复这一过程,再测试,再积累。-高速电路板设计流程PCB设计简设计简化流程:化流程:-高速电路板设计工具介绍Allegro PCB Editor用

4、于用于创创建修改建修改设计设计文件,是主要的文件,是主要的设计设计工具。可以工具。可以单单独使用,也可以在工程管理独使用,也可以在工程管理器中使用。器中使用。有两种模式:有两种模式:layout mode 和和symbol creation mode当我当我们进们进行手工布局布行手工布局布线时线时,就工作在,就工作在这这种种layout mode 模式下。模式下。symbol creation mode中可以中可以创创建及修改建及修改package symbol,mechanical symbol,format symbol,shape symbol,flash symbol.Padstack

5、 Designer创创建及修改建及修改焊盘焊盘padstacksAllegro在在创创建零件封装建零件封装时时,焊盘焊盘需要需要单单独独设计设计,必,必须须使用使用这这个工具先个工具先创创建建焊盘焊盘。DB Doctor用于用于检查设计检查设计数据中的数据中的错误错误,在,在设计设计的每一个的每一个阶阶段段执执行,可以部分修复数据行,可以部分修复数据错误错误。在生成光在生成光绘绘文件前必文件前必须进须进行行DBDoctor检查检查。-高速电路板设计工具介绍Allegro Constraint ManagerAllegro约约束管理器,布局布束管理器,布局布线约线约束束规则规则的的创创建、管理、

6、建、管理、评评估、估、检检查查等,如物理等,如物理间间距、距、线长线长、线宽线宽等。可以与等。可以与Allegro PCB Editor和和Allegro PCB SI等完美集成,非常方便等完美集成,非常方便进进行交互行交互设计设计。Allegro PCB Router自自动动布布线线工具,工具,对对于有复于有复杂设计规则杂设计规则的高密度的高密度电电路板路板处处理能力很理能力很强强,可以在可以在Allegro PCB Editor中用自中用自动动布布线线命令命令调调出来。出来。这这个布个布线线工工具名气很大,具名气很大,对对于于简单简单的的电电路板,布路板,布线线很美很美观观,布通率很高。,

7、布通率很高。Allegro PCB SI电电路板信号完整性仿真工具,可以路板信号完整性仿真工具,可以进进行反射、串行反射、串扰扰等噪声分析,布等噪声分析,布线线前后都可以使用,布前后都可以使用,布线线前主要前主要进进行行约约束束规则规则的开的开发发。Allegro PCB PI电电源完整性仿真工具,不能仿真源完整性仿真工具,不能仿真电电源平面分割情况,可以用其他工源平面分割情况,可以用其他工具代替。具代替。-高速电路板设计流程-高速电路板设计流程-高速电路板设计流程-原理图设计1、打开OrCAD Capture CIS2、设置图纸参数(OPTIONSDESINGTEMPLATE):图纸尺寸A3

8、,背景颜色,TILE.3、设计图纸,确定工程名称,图纸名称-高速电路板设计流程-建立元件库1、打开OrCAD Capture CIS2、建立元件库(FileNEWLIBRARY).3、建立单个元件例子:建立CY2303,建立FB4、建立复合元件例子:建立NE_S5532,建立74HC005、用电子表格建立元件例子:建立EP2C35F672,DSP6713-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-高速电路板设计流程-建立元件库-

展开阅读全文
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!