微机系统与接口：接口

《微机系统与接口：接口》由会员分享，可在线阅读，更多相关《微机系统与接口：接口（87页珍藏版）》请在装配图网上搜索。

1、Lecture 10-2总 线总线结构计算机系统大多采用模块结构,一个模块就是具有专门功能的插件板,或叫做部件、插件、插卡。例如,主机板、存储器卡、I/O接口板等。随着集成电路集成度的提高,一块板上可安装多个模块。各模块之间传送信息的通路称为总线。为便于不同厂家生产的模块能灵活构成系统,形成了总线标准。一般情况下有两类标准,即正式公布的标准和实际存在的工业标准。正式公布的标准由IEEE(电气电子工程师学会)或CCITT(国际电报电话咨询委员会)等国际组织正式确定和承认,并有严格的定义。实际的工业标准首先由某一厂家提出,而又得到其他厂家广泛使用,这种标准可能还没有经过正式、严格的定义,也有可能经

2、过一段时间后提交给有关组织讨论而被确定为正式标准。2/22/20242苏州大学计算机工程系总线结构在标准中对插件引线的几何尺寸、引线数、各引线的定义、时序及电气参数等都作出明确规定,这对子系统的设计和功能的扩充都带来了方便。总线有两类：一类是连接计算机内部各模块的总线,如连接CPU、存储器和I/O接口的总线。常用的有ISA总线、EISA总线、VME总线、STD总线和PCI总线等。另一类为系统之间或系统与外部设备之间连接的总线,常用的有EIARS232C串行总线和IEEE488并行总线等。2/22/20243苏州大学计算机工程系总线类型总线的组织方法很多,基本上可分成单总线和多总线。1单总线 所

3、有模块都连接到单一总线上，如下图所示。总线类型有地址线、数据线、控制线和电源/地线。单总线具有结构简单便于扩充等优点。但由于所有数据的传送都通过这一共享的总线,因此在此处可能成为计算机的瓶颈。另外也不允许两个以上模块在同一时刻交换信息,这对提高系统效率和充分利用子系统都是不利的。为了提高数据传输率,并解决I/O设备和CPU、主存之间传送速率的差异,而采用多总线。2/22/20244苏州大学计算机工程系多总线将速度较低的I/O设备从总线上分出去,而形成系统总线与I/O总线分开的双总线结构。根据同一思想，可以组成三总线结构。在系统总线和扩展总线之间增加一条高速总线,将图形、视频和网络等连到高速总线

4、上,而慢速I/O设备仍连到扩展总线。在图上增加了一个称之为桥的电路。2/22/20245苏州大学计算机工程系总线组成总线是从两个或两个以上源部件传送信息到一个或多个部件的一组传输线,如一根传输线仅用于连接一个源部件(输出)和一个或多个目的部件(输入)，则不称为总线。在背板上安装有若干个插槽,允许插入各个模块(CPU板、存储器板和I/O板等)。背板上的印制电路线将各插槽的相应点连接起来,即为总线。经常将CPU及其他一些电路(如基本I/O设备的控制电路)安装在背板上,称之为主机板。在主机板上仍有插槽连接存储器及其他模块。2/22/20246苏州大学计算机工程系总线组成由于多个模块(或部件)连接到一

5、条共用总线上,必须对每个发送的信息规定其信息类型和接收信息的部件,协调信息的传送;必须经过选择判优,避免多个部件同时发送信息的矛盾。还需要对信息的传送定时,防止信息的丢失。这就需要设置总线控制线路。总线控制线路包括总线判优或仲裁逻辑、驱动器和中断逻辑等。2/22/20247苏州大学计算机工程系总线判优控制由于存在多个设备或部件同时申请对总线的使用权,为保证在同一时间内只能有一个申请者使用总线,需要设置总线判优控制机构。总线判优机构按照申请者的优先权选择可以控制总线的设备或部件。可以控制总线并启动数据传送的任何设备称做主控器或主设备;能够响应总线主控器发出的总线命令的任何设备称做受控器或从设备。

6、通常CPU为主设备,存储器为从设备,I/O设备可以为主设备或从设备。总线判优控制按其仲裁控制机构的设置可分为集中式控制和分布式控制两种。总线控制逻辑基本上集中于一个设备(如CPU)时,称为集中式控制;而总线控制逻辑分散在连接总线的各个部件或设备中时,称为分布式总线控制。常用的优先权仲裁方式为串行链接方式,其基本原理与中断判优相似。2/22/20248苏州大学计算机工程系总线判优控制总线控制器使用三根控制线与所有部件相连,它们是“总线请求”、“总线可用”、“总线忙”线。与总线相连的所有部件经公共的“总线请求”线发出申请。只有在“总线可用”信号未建立时,“总线请求”才能被总线控制器响应,并送出“总

7、线可用”回答信号,串行地通过每个部件。如果某个部件接收到“总线可用”信号,但没有“总线请求”,则将该信号传给下一个部件,否则,停止传送。该部件建立“总线忙”信号。去除“总线请求”之后,即可进行数据的传送。“总线忙”信号维持“总线可用”信号。“总线忙”在数据传送完后撤消,“总线可用”信号也随之去除。可以看出,其优先次序是由“总线可用”线所接部件的位置决定的,离总线控制器越近的部件其优先权越高。2/22/20249苏州大学计算机工程系总线通信信息在总线上的传送方式可分为同步和异步两种方式：(1)同步通信。在同步方式下,通信双方由统一的时钟控制数据的传送,时钟通常是由CPU发出的,并送到总线上的所有

8、部件。经过一段固定时间,本次总线传送周期结束,开始下一个新的总线传送周期。(2)异步通信。利用数据发送部件和接收部件之间的相互“握手”信号来实现总线数据传送的方式称作异步通信方式。在异步通信方式下,发送部件将数据放到总线上后,经过一定的时间延迟后,在控制线上发出“数据准备好”信号。而接收部件则应发“数据接收”信号来响应,送此信号到发送部件,并接收数据。发送部件收到这个响应信号后,去除原数据,至此结束本次传送。异步通信方式便于实现不同速度部件之间的数据传送。2/22/202410苏州大学计算机工程系异步通信DATAREADY回答非互锁DATAREADY回答半互锁DATAREADY回答全互锁2/2

9、2/202411苏州大学计算机工程系出错处理和总线驱动出错处理:数据传送过程可能产生错误,有些接收部件有自动纠错能力,可以自动纠正错误;而有些部件无自动纠错能力但能发现错误,可发出“数据出错”信号,通常向CPU发出中断请求信号,CPU响应中断后,转入出错处理程序。总线驱动:总线上可连接多个部件,具有扩充灵活的优点,但总线的驱动能力总是有限制的,因此在扩充时要加以注意。通常一个模块或一个部件限制在12个负载以内。在总线的传输线上至少连接两个源部件,而对集成电路采讲,不是任意两个集成电路的输出端可以短接在一起的,使用不当,会损坏器件。在计算机系统中通常采用三态输出电路或集极开路输出电路来驱动总线。

10、后者速度较低，通常使用在I/O总线上。2/22/202412苏州大学计算机工程系PC系统总线发展PC/XT总线是8位总线标准AT总线提高到16位,增加了C,D插座2/22/202413苏州大学计算机工程系ISA微机总线1ISA总线ISA为工业标准总线,是IBM公司为其生产的PC系列微机制定的总线标准。ISA8位总线(即XT总线)适用于CPU为8088的IBM PC/XT微机系统。总线信号连接到一个62针插座,分成A,B两排,每排31针,可连接31条引线,其中数据线8根,地址线20根;可接收6路中断请求,3路DMA请求;此外还包括时钟,电源线和地线。80年代中期ISA总线扩充到16位(即AT总线

11、)适用于CPU为80286的IBM PC/AT系统。总线信号连接到2个插座,一个是与XT总线兼容的62针插座,引线仍标以A1A3l,B1B3l。另一个为扩充的32针插座,引线标以C1C18,D1D18。总线信号包括数据线16根,地址线24根,支持16级中断和7个DMA通道。8位数据线的I/O接口卡可以在ISA16的62针插座上运行。2/22/202414苏州大学计算机工程系MCA总线在此期间,由于CPU速度的提高,让CPU与存储器直接交换数据而不再通过ISA总线。ISA总线的最大传输率为5MB/s。MCA总线随着80386,80486的问世,ISA的弱点显露出来,例24位地址线,16位数据线与

12、32位CPU不匹配,传输速率低,不支持自动配置,不支持总线主控技术及缺乏对多处理器的支持等。MCA总线的特点是：将数据线和地址线都扩展到32位,成为标准的32位扩展总线系统,同时系统的寻址范围增加到4GB。它的传输速率为40MB/s,且具有多总线功能；有总线仲裁机构,可支持多任务处理；支持多处理器,具有并行处理能力；具有附加卡定义档案,易于机器识别和系统诊断；具有可编程任选机制,可自动进行系统配置和安装。2/22/202415苏州大学计算机工程系MCA总线(续)然而,MCA总线也有令人不满意的地方。首先是它与目前已广泛使用的ISA总线不兼容,失去了一大批PC机市场。其次IBM公司注册了MCA的

13、版权,可观的版权费使得许多厂家望而却步,从而影响了MCA总线的推广。虽然MCA总线有许多优于传统的设计,增加了许多新的特殊的功能,甚至连现在最新的PCI总线都不具有,但是MCA总线的市场占有率并不高。2/22/202416苏州大学计算机工程系EISA总线2.EISA总线1989年，Compaq，HP，AST，Epson，NEC等九家计算机公司联合推出了一个32位总线标准扩充工业标准(Extended lndustrial Standard Architecture，简称EISA)。EISA保持了与ISA的完全兼容。由于EISA的公开性,因此适合于EISA总线的插卡,如LAN,SCSI,图形卡等

14、相继问世,使EISA在应用领域得到充分发展。由于上述的一些原因,1988年9月,由ComPaq、AST等九家PC机生产厂家联合推出了一种与ISA兼容的总线标准,称为增强的工业标准体系结构EISA(Extended Industry Standard Architecture)。由于EISA是从ISA发展起来的,而且又与ISA兼容,并在许多方面参考了MCA的设计,仍受到PC机众多厂家及用户的欢迎,成为一种与MCA相抗衡的总线标准。2/22/202417苏州大学计算机工程系EISA总线EISA总线的主要特点是：支持新一代智能总线主控技术,使外设控制卡可以控制系统总线;可以实现32位内存寻址,实现对

15、CPU,DMA和总线控制器的32位数据传送,支持猝发式传输访问,最高数据传输速率为33MB/s;支持电子触发中断方式,多处理器和自动配置等。正是由于EISA保持了与ISA总线的兼容性,从而保护了人们业已在ISA总线微机硬件和软件上的巨大投资。EISA适合于对总线使用要求较高的系统软件,如Windows,Unix,OS/2等,也适用于要求数据传输速率高及数据传输量大的应用场合,如高速图形处理,LAN管理和文件服务应用软件等。2/22/202418苏州大学计算机工程系EISA总线 EISA总线支持CPU,DMA设备和总线主设备对存储器的32位地址寻址,16位或32位数据传送宽度。总线时钟仍保持为8

16、MHz。32位的DMA采用成组传送(burst)方式时,传输率可达33MB/s。burst方式指的是当数据传送开始后以一定周期连续重复传送一组数据的工作方式,其所能达到的最高传输速率,称为传输率。在某些文章中burst翻译成猝发式或迸发式。EISA总线虽有很多改进,但比较复杂,而且随着人们对视频显示要求的不断提高,使得总线的传输率不能满足要求,于是出现了局部总线。2/22/202419苏州大学计算机工程系EISA总线 随着Intel 486微处理器的推出,1989年国际上推出了EISA总线(Extension lndustry Standard Architecture)。该总线是一种32位总

17、线,总线的时钟频率为33MHz。为了保持与ISA标准兼容,EISA总线槽的物理尺寸与ISA相同。EISA采用了纵向加深方法,针脚分为两层,上层为ISA兼容结构,连接脚的信号定义与ISA完全相同,使得ISA扩展卡很方便地用在EISA系统中；下层用于扩展方式,包含全部新增的EISA信号,这些信号在横向位置上错开ISA信号,在下层某些地方设置了几个卡键(称为POSITION STOP定位器)。用来阻止ISA扩展卡滑入到深处的EISA,而EISA扩展卡在POSITION STOP相对位置有一个称为ACCESS NOTCH的缺口,使EISA扩展卡不受定位器阻挡而能插入到下层深处,使槽中的上下两排针完全与

18、卡上的两排引脚相接触,保持了扩展性。EISA总线曾广泛应用于386/486等32位微机中,但由于其成本较高,所以现在它主要用于微机服务器中。2/22/202420苏州大学计算机工程系VESA总线3VESA总线VESA(Video Electronics Standards Association)总线是“视频电子标准协会”于1991年推出的32位局部总线,把对数据传输率要求高的显示卡,网络卡等通过局部总线控制器与CPU总线相连,局部总线时钟与CPU时钟同步。但由于总线扩展插槽的电气性能限制了最高工作频率,一般选定为33MHz,所以数据传输率最大为132Mb/s。低速的I/O设备,如打印机,CD

19、ROM,FAX/Modem等,仍通过ISA总线控制器,以8MHz/16MHz的速率运行。这样构成的系统是VESA和ISA两种总线的结合,在主板上同时有两种扩展插槽。VESA总线没有制定严格的标准,因此各厂家产品的兼容性较差。另外VESA总线主要是针对80486设计的,最适合使用于80486系统中。2/22/202421苏州大学计算机工程系VESA总线PC机的系统总线始于PC/XT总线,经过ISA,MCA及EISA等不断的改进,人们主要是想增加寻址与数据传输能力,其次是增加仲裁系统和各类控制信号。随着软件技术上的不断提高,尤其是随着图形处理技术,Windows操作系统和多媒体技术的广泛应用,局部

20、总线开始引起人们的注意。所谓局部总线就是CPU总线,它将CPU芯片,存储器,外围接口器件等连接在一起,构成系统主板或某种CPU插件板,为主系统的各器件之间提供标准的信息接口及高速信息传输通道,并为高速缓存,高速控制卡等服务。1992年5月,视频电子标准委员会VESA(Video E1ectronic Standard Association)制定了VL总线(VESA Local总线)规范。VL总线是当前最流行的高速总线之一。2/22/202422苏州大学计算机工程系VESA总线VL总线的数据宽度为32位,其操作频率最高可达60MHz。VL总线的优点是：协议简单,传输速率高,能够支持多种硬件,如

21、图形加速器,网络,适配器及多媒体控制卡的工作。但是,它的规范性,兼容性和扩展性均较差。VL总线的设计有两个特点：一是外观比其他的接口卡长。VL总线的扩展总线分成两个部分，前段的VL总线插槽以33MHz高速运行，而后端的插槽仍保持ISA的所有特性。二是其数据总线和地址总线通过局部总线与微处理器相连，这样就将数据传输最频繁的数据总线、地址总线与微处理器相连，以达到与微处理器相同的处理速率。这样的连接方式会增加微处理器的负载，即要求微处理器要有较大的功率去驱动VL总线。为了防止微处理器因负载太重而不能正常工作甚至被烧毁，所以80486主板上限制VL总线插槽不能超过三个。2/22/202423苏州大学

22、计算机工程系PCI总线4.PCI总线外围部件互连(peripheral component interconnect,简称PCI)总线也为局部总线。随着Pentium芯片的推出,Intel公司分别于1992年6月和1995年6月颁布了PCIV1.0和V2.1规范,目前已得到广泛应用。PCI是一种同步且独立于处理器的32位(V2.1支持64位)局部总线,它除了适用于Intel公司的芯片外,还适用于其他型号(如DEC公司的Alpha)的微处理器芯片。并能实现即插即用(P&P),即在加电时,BIOS可自动检测机器配置,而给各个外围设备分配中断请求号,存储器的缓冲区等,从而避免了IRQ(中断请求),D

23、MA(直接存储器存取)和I/O通道之间的冲突。PCI V1.0支持33MHz工作频率,最大传输率为132Mb/s;而工作在V2.1支持的66MHz频率时,其传输率为264Mb/s,或528Mb/s。2/22/202424苏州大学计算机工程系PCI总线 下图所示为PCI在单处理器系统中的典型应用。“DRAM控制器和桥”模块加到PCI总线上,其中桥的作用犹似数据缓冲器,因此PCI总线的速度可以不同于处理器。2/22/202425苏州大学计算机工程系PCI总线在多处理器系统中,可以有1个或多个桥连接到系统总线上,而系统总线仅连接处理器/cache,主存储器和桥。2/22/202426苏州大学计算机工

24、程系PCI总线结构PCI有l00根引出线(现在为188根,),其中50根是必备的,其余50根信号线是可选的。50根必备信号线分成以下5组：(1)系统信号线：Clock和Reset。(2)地址与数据线：包括32根地址和数据的复用线以及其他用来解释数据与地址的信号线。(3)接口控制线：控制工作时序,并在主从设备之间进行协调。(4)仲裁线：与PCI其他信号线不同,这组线不是共享的,每个I/O设备都有一对仲裁线直接连到仲裁器上。(5)出错报告线：报告奇偶校错或其他错误。在50根可选的信号线上包括有32根扩充用的地址和数据的复用线。2/22/202427苏州大学计算机工程系PCI总线-1微处理器的飞速发

25、展已超越了十年一贯制的ISA总线,即使增强的总线标准如EISA和MCA也显得落后了。这种发展的不同步,造成硬盘,视频卡和其他一些高速外设只能通过一个慢速且狭窄的路径传输数据,使CPU的高性能受到影响，而局部总线则打破了这一瓶颈。从结构上看,局部总线好像在ISA总线和CPU总线之间又插入一级,将一些高速外设如图形卡,网络适配器和硬盘控制器等从ISA总线上卸下,直接通过局部总线挂接到CPU总线上,使之与高速CPU总线相匹配。在PC系列微机中,局部总线主要有VESA VL和PCI两个标准。VL总线的设计思想是低价,快速应市,但这也带来了一些局限性：一个VL总线上不能运行多于三个扩展卡,当处理器速度快

26、于33MHz时,VL总线由于设计简单,无缓冲器,会导致处理器延迟,产生等待状态。由于VL总线的局限性,目前使用更为普遍的局部总线是PCI总线。2/22/202428苏州大学计算机工程系PCI总线-21PCI总线的特点PCI总线(Peripheral Component Interconnect，外围部件互连总线)是1992年以Intel公司为首的集团设计的一种先进的高性能局部总线。PCI支持突发读写和并发工作方式,并支持多个主控设备,因此它比VL总线更快,性能更优越,其主要特点如下：(1)PCI总线标准支持的数据线为32位,可扩充到64位。即在32位总线的系统中,可以设计为32位总线,传送数据

27、的最高速度为132Mb/s。在64位总线的系统中,允许扩充设计成64位总线,传送数据的最高速度为264Mb/s。通用的PCI卡既可在32位总线的系统上工作,也可以在64位总线的系统上工作。(2)PCI总线与CPU异步工作,总线的工作频率固定为33MHz,与CPU的工作频率无关,可适合各种不同类型和频率的CPU。因此,PCI总线不受处理器的限制。2/22/202429苏州大学计算机工程系PCI总线-3加上PCI支持3.3V电压操作,使PCI总线不但可用于台式机,也可用于便携机,服务器和一些工作站中。(3)支持多主控设备。支持并发工作,也就是PCI总线上的外设可与CPU并发工作。还支持无限读写突发

28、方式,也就是一次寻址后,就将周围的单元同时选通,周围的数据无需进一步寻址就可以直接传输,并且突发的长度可以是任意长度。这样在一次突发周期只要寻址一次就可以传送一个数据块,这种方式特别适用于图形显示等要求高速数据传输的应用场合。(4)PCI支持3.3V电压操作,可延长便携机中电池寿命,也可缩小零件尺寸,减少零件数目,节省线路板空间。(5)具有即插即用(PlugAndPlay)功能。PCI总线的规范保证了自动配置的实现,用户在安装扩展卡时,毋需用手工调整跨接线,DIP开关或系统中断。2/22/202430苏州大学计算机工程系PCI总线-4PCI部件内置有配置寄存器,一旦PCI插卡插入PCI槽,系统

29、BIOS将根据读到的关于该扩展卡的信息,结合系统实际情况自动为插卡分配存储地址,端口地址,中断和某些定时信息,从根本上免除人工操作。6)PCI独立于处理器的结构形成一种独特的中间缓冲器设计,将中央处理器子系统与外围设备分开。用户可随意增设多种外围设备。在PCI总线体系结构中,关键技术是PCI总线控制器(或称PCI桥)。它独立于处理器的结构形成一种独特的中间缓冲器设计,将中央处理器子系统与外围设备分开,使CPU脱离了对I/O的直接控制。CPU与PCI总线上的设备交换信息时,是通过PCI总线控制器传输的,PCI总线控制器成为中央处理器及高速外围设备的一道桥梁,故称为PCI桥。2/22/202431

30、苏州大学计算机工程系PCI总线-5例如,CPU要访问PCI总线上的设备,它可以把一批数据快速写入到PCI缓冲器中,当缓冲器中的数据写入到PCI总线上的外设过程中,CPU可以去执行其他的操作,使PCI总线上的外设与CPU并发工作,从而提高了整体性能。一般情况下,在CPU总线上增添更多的设备或部件,会降低性能和可靠性。但通过缓冲器设计,用户可随意增设多种外围设备。PCI总线的主要信号线：PCI总线信号分为地址线、数据线、接口控制线、仲裁线、系统线、中断请求线、高速缓存支持、出错报告等信号线，共188根。系统信号线有时钟信号线CLK和复位信号线#RST。CLK信号是PCI总线上所有设备的一个输入信号

31、,为所有PCI总线上设备的I/O操作提供同步定时。#RST使各信号线的初始状态处于系统规定的初始状态或高阻态。2/22/202432苏州大学计算机工程系PCI总线-6地址/数据总线AD0AD31是分时复用的信号线,C/#BE0C/#BE3称为“命令/字节使能”信号,也为复用线。在传输数据阶段,它们指明所传输数据的各个字节的通路;在传送地址阶段,这四条线决定了总线操作的类型,这些类型包括I/O读,I/O写,存储器读,存储器写,存储器多重写,中断响应,配置读,配置写和双地址周期等等。为了实现即插即用(P&P)功能,PCI部件内都置有配置寄存器,配置读和配置写命令就是用于系统初始化时,对这些寄存器进

32、行读写操作。PAR信号为校验信号,用于对AD0AD31和C/#BE0C/#BE3的偶校验。接口控制信号有成帧信号#FRAME,目标设备就绪信号#TDRY,始发设备就绪信号#IRDY,停止传输#STOP,初始化设备选择IDSEL,资源封锁#LOCK和设备选择#DEVSEL。2/22/202433苏州大学计算机工程系PCI总线-7PCI总线采用独立请求的仲裁方式。每一个PCI始发设备都有一对总线仲裁线#REQ和#GNT直接连到PCI总线仲裁器,各始发设备使用总线时,分别独立的向PCI总线仲裁器发出总线请求信号#REQ,由总线仲裁器根据系统规定的判决规则决定把总线使用权赋给哪一个设备。除此以外,还有

33、中断申请线,电源线,地线及一些其他信号线。3突发读写方式,就是指一次寻址后,就将周围的单元同时选通,而不必再在附近区域重新寻址,也即周围的数据无需进一步寻址就可以直接传输。这样在一次突发周期只要寻址一次就可以传送一个数据块,大大加快了数据传输速度。这种方式是建立在页操作模式和多体交替操作模式基础上的一种寻址方式。2/22/202434苏州大学计算机工程系PCI总线-8PCI总线支持无限突发读写方式,它和Pentium的突发方式相似。也就是说,突发的长度可以是任意长度,由始发设备和目标设备商定。每次突发传送由以下两个阶段组成：(1)地址阶段：地址总线上发出目标设备的端口地址,同时,C/#BE0C

34、/#BE3发出操作类型码,指明本次操作是何种类型的操作。由于这些线均为复用线,故目标设备必须将上述信息进行锁存，以进行地址和命令译码。被选中的目标设备必须输出一个用于该操作目的的应答信号。如果始发设备在预定的时间内没有发现这个信号就中止该次操作。(2)数据阶段：数据阶段是指在始发设备和目标设备之间传送数据的一段时间。由于是突发传送方式,在这一阶段,可连续传送一个数据块,此时地址锁存器中的地址并没有变化,C/#BE0C/#BE3信号切换为字节使能信号,指明各字节的存储地址或通路。2/22/202435苏州大学计算机工程系PCI总线-9PCI总线为始发设备和目标设备都定义了表示就绪的信号线,如果未

35、准备就绪则在该数据阶段扩展一个时钟周期。整个突发方式传送的持续期是由成帧信号(#FRAME)来标识的。这个信号由始发设备地址阶段开始处发出,保持到最后一个数据阶段。始发设备通过取消这个信号来指明突发传送的最后一次数据传输正在进行之中，紧接着发出就绪信号，表示已准备好最后一次数据传输。当最后次数据传输完成后，始发设备取消就绪信号，使PCI总线回到空闲状态。2/22/202436苏州大学计算机工程系PCI总线-10管脚 名称 管脚 名称 管脚 名称 管脚 名称B1-12VA1#TRST B11#PRSNT2A11NAB2TCKA2+12VB12KEYA12KEYB3GNDA3TMSB13KEYA1

36、3KEYB4TDOA4TDIB14NAA14NAB5+5VA5+5VB15GNDA15#RSTB6+5VA6#INTA B16CLKA16+3.3VB7#INTBA7#INTC B17GNDA17#GNTB8#INTDA8+5VB18#PRQ A18GNDB9#PRSNT1A9NAB19+3.3V A19NAB10NAA10+3.3VB20AD31A20AD302/22/202437苏州大学计算机工程系PCI总线-11管脚名称管脚名称管脚名称管脚名称B21AD29A21+3.3VB31+3.3VA31AD18B22GNDA22AD28B32AD17A32AD16B23AD27A23AD26B3

37、3C/#BE2A33+3.3VB24AD25A24GNDB34GNDA34#FRAMEB25+3.3VA25AD24B35#IRDYA35GNDB26C/#BE3A26IDSELB36+3.3VA36#TRDYB27AD23A27+3.3VB37#DEVSELA37GNDB28GNDA28AD22B38GNDA38#STOPB29AD21A29AD20B39#LOCKA39+3.3VB30AD19A30GNDB40#PERRA40SDONE2/22/202438苏州大学计算机工程系PCI总线-12管脚名称管脚名称管脚名称管脚名称B41+3.3VA41#SB0B51GNDA51GNDB42#SE

38、RRA42GNDB52AD8A52C/#BE0B43+3.3VA43PARB53AD7A53+3.3VB44C/#BE1A44AD15B54+3.3VA54AD6B45AD14A45+3.3VB55AD5A55AD4B46GNDA46AD13B56AD3A56GNDB47AD12A47AD11B57GNDA57AD2B48AD10A48GNDB58AD1A58AD0B49GNDA49AD9B59+3.3VA59+3.3VB50GNDA50GNDB60#ACK64A60#REQ642/22/202439苏州大学计算机工程系PCI总线-13管脚名称管脚名称管脚名称管脚名称B61+5VA61+5VB

39、71AD59A71AD58B62+5VA62+5VB72AD57A72GNDB63NAA63GNDB73GNDA73AD56B64GNDA64C/#BE7B74AD55A74AD54B65C/#BE6A65C/#BE5B75AD53A75+3.3VB66C/#BE4A66+3.3VB76GNDA76AD52B67GNDA67PAR64B77AD51A77AD50B68AD63A68AD62B78AD49A78GNDB69AD61A69GNDB79+3.3VA79AD48B70+3.3VA70AD60B80AD47A80AD462/22/202440苏州大学计算机工程系PCI总线-14管脚名称管

40、脚名称管脚名称管脚名称B81AD45A81GNDB91GNDA91AD32B82GNDA82AD44B92NAA92NAB83AD43A83AD42B93NAA93GNDB84AD41A84+3.3VB94GNDA94NAB85GNDA85AD40B86AD39A86AD38B87AD37A87GNDB88+3.3VA88AD36B89AD35A89AD34B90AD33A90GNDNA：11个 GND：38个2/22/202441苏州大学计算机工程系外设接口I/O模块与外设的接口的一个主要特征就是用串行还是并行的方式进行信息交换。缓冲器I/O模块模块并行接口并行接口系统总线外部设备缓冲器I/

41、O模块模块串行接口串行接口系统总线外部设备2/22/202442苏州大学计算机工程系外设接口计算机的外部设备,如磁盘驱动器,CDROM,鼠标器,键盘,显示器等,都是独立的物理设备。这些设备与主机,相连时,必须按照规定的物理互连特性,电气特性等进行连接,这些特性的技术规范,称为接口。从物理结构来看,例如硬盘驱动器,通过电缆与适配器相连,适配器插在主机板上的槽中,这个适配器就是磁盘机的接口卡。它一方面通过槽背面的引线与CPU相连,符合主机的系统总线规范;另一方面与硬盘驱动器相连,要符合外设接口规范,即与相连的磁盘驱动器具有相同的技术规范。在第8章中我们提到过的IDE接口、SCSI接口和其他接口将在

42、下面介绍。2/22/202443苏州大学计算机工程系IDE接口在微机中用IDE接口IDE(integrated drive electronics)是从IBM PC/AT上使用的ATA接口发展而来的,IDE/ATA磁盘驱动器比之早期的ATA驱动器增加了任务文件寄存器(包括数据寄存器,状态寄存器以及反映地址的驱动器号,磁头号,道号和扇区号寄存器等)。而早期的ATA驱动器,任务文件寄存器位于磁盘控制器中。能够配置CDROM驱动器的ATA称为ATAPI(ATA Packet Interface)。随着计算机系统对硬盘速度和容量要求的提高,增强型IDE(EIDE)标淮应运而生。IDE标准有以下三点限制

43、：(1)读写磁盘的数据传输率一般不超过1.5MB/s。(2)最多可连接两个IDE设备(磁盘机或其他)。(3)如果连接磁盘驱动器，每个磁盘驱动器容量不超过528MB。2/22/202444苏州大学计算机工程系EIDE接口EIDE标准改进如下：(1)读写磁盘的数据传输率可达12MB/s18MB/s。(2)最多可连接4个IDE设备。(3)每个磁盘驱动器的容量可超过528MB。EIDE通常接在VLBUS(VESA Local Bus)和PCI(peripheral component interconnect)总线上。其数据传送带宽可由IDE接口的8位扩展到32位。为了充分发挥EIDE的效率,应选用有

44、较大容量的cache磁盘(其原理见第8章)。2/22/202445苏州大学计算机工程系SCSI接口小型计算机系统接口(smallcomputer system interface,简称SCSl)是当前最流行的用于小型机和微型机的外部设备接口标准,1986年美国国家标准局(ANSI)制定出SCSI标准,后来又被国际标准化组织(ISO)确认为国际标准。1991年制定为Enhanced smallcomputer system Interface,即SCSI2。与原有的SCSI标准兼容。SCSI总线的数据线由8位扩展到16位/32位(由于各种原因,实用的总线只有16位)。并提高了数据传输率,扩充了功

45、能和设备命令集。2/22/202446苏州大学计算机工程系SCSI接口SCSI接口系统的结构见图,SCSI接口是以主机系统对智能外设的统一I/O接口总线的形式出现的.它处在主机适配器(SCSI接口板)与智能外设控制器之间的界面上,它不仅可以控制磁盘驱动器,而且可以控制磁带机,光盘,打印机,扫描仪等外设。由于设备中包括了控制器,设备的功能更复杂,因而称为智能外设。2/22/202447苏州大学计算机工程系SCSI接口SCSI标准规定了两种输出方式：单端输出方式和差分输出方式。8位单端输出SCSI接口信号线的安排中,它把全部信号集中在一根50芯扁平电缆上,其中大部分是地线,保证信号屏蔽良好。信号线

46、共18根,包括9条数据线(8位数据加1位奇偶校验位)和9条控制线。目前绝大多数SCSI设备使用单端输出方式,SCSI总线的总长度限制为6米。差分输出方式把单端输出方式中的一部分地线改成了数据线和控制信号线的对称差分信号线,提高了数据抗干扰能力,允许总线的总长度可延伸到25米。目前大部分SCSI外设为8位数据总线,但也有少数高速磁盘机及适配器采用16位,称之为宽带(wide)，信号线从60根扩充到68根。2/22/202448苏州大学计算机工程系SCSI接口联接到SCSI总线上的设备(包括外设和主机)都有一个标识号ID,从0,1,7共8个,许多台外设并行工作,允许多台主机共享外设。SCSI总线上

47、的设备分成发出命令的“主设备”和接收并执行命令的“从设备”两大类,通常主机充当“主设备”,外设充当“从设备”。ID号高的“主设备”在占有总线的仲裁中享有高的优先级。目前有的小型机的基本设置中已有SCSI接口,如果没有,需要一块SCSI主机适配器板才能跨接到SCSI总线上。这块适配器板完成主机总线到SCSI总线的接口,因此不同的主机总线有不同的适配器,例如有适合于AT总线,EISA总线或PCI总线的适配器。用户根据不同的主机选择相应的主机适配器,就可以联接具有SCSI接口的设备。2/22/202449苏州大学计算机工程系SCSI接口-1 SCSI(small computer system in

48、terface 小型计算机系统接口)是一种系统接口级的标淮输入输出总线接口,从通道发展而来。SCSI于1986年成为ANSI标准SCSI-1。1990年SCSI-2标准正式出版。其中包括Fast SCSI以及Fast Wide SCSI标准。在SCSI3标准中则定义了Ultra SCSI,Wide Ultra SCSI,Ultra2 SCSI等。外部存储设备接口是计算机输入输出接口的主要组成部分。SCSI最初是磁盘存储设备的接口,其特点是传输速度快,灵活性好,设备独立性,支持多输入输出任务的并行操作等。由于它具有这些特点,因此可用于磁带设备,打印设备,光盘设备等设备接口。也在许多新型输入输出设

49、备和计算机网络,计算机工业控制等领域中得到应用。在采用SCSI的系统中,主机通过适配器与SCSI总线连接。SCSI可连接多个适配器和多个外设控制器。每个外设控制器可以控制一个或多个外设。2/22/202450苏州大学计算机工程系SCSI接口-2控制器与外设之间的通信接口是设备级的局部输入输出接口。在SCSI标准中,将设备控制器放在设备中,将和主机的接口放在适配器中。控制软件按统一的规范处理输入输出操作,使得输入输出的操作成为通用的。SCSI具有与设备和主机无关的高级命令系统。尽管SCSI标准规定了多种设备类型的命令集,如随机存取设备,顺序存取设备,打印设备等,但SCSI的命令结构体系与具体外设

50、无关。与SCSI总线连接的设备既可成为主设备(initiator)也可以是从设备(target)。SCSI1规定系统至多可以有8个设备。在连接磁盘控制器时,SCSI不仅将原来磁盘控制器的功能全部转移到设备一侧,而且还需要在设备一侧增加SCSI接口控制电路,然后通过由设备引出的SCSI总线与主机转换数据。它是主机适配器与智能外设控制器之间的接口。不仅可连接和控制磁盘驱动器,而且可控制盒式磁带机等外设。2/22/202451苏州大学计算机工程系SCSI接口-3线号信号名线号信号名线号 信号名 线号信号名1GND14DB(6)27保留40RST2DB(0)15GND28保留41GND3GND16DB

51、(7)29GND42MSG4DB(1)17GND30GND43GND5GND18DB(P)31GND44SEL6DB(2)19GND32ATN45GND7GND20GND33GND46C/D8DB(3)21GND34GND47GND9GND22GND35GND48REQ10DB(4)23保留36BSY49GND11GND24保留37GND50I/O12DB(5)25开路38ACK13GND26 TERMPWR 39GND2/22/202452苏州大学计算机工程系SCSI接口-4SCSI总线有异步和同步两种数据传输方式。SCSI-1的8位数据线可使通常使用的异步传输方式能够实现最大1.5MB/s

52、的传输速率,在同步方式下的传输速率为5MB/s。SCSI-2的最高传输速率为20MB/s,Ultra SCSI的最高传输速率为40MB/s。在单端输出方式下,SCSI中有一半是地线,保证了良好的信号屏蔽。信号线为一条50芯的扁平电缆,也可用双绞线。信号的传递有差分方式和单端方式两种,两者采用相同的传输线。单端方式的信号线定义如上表所示,其中包括了数据线9位,9条接口控制和状态线。TERMPWR是端接电源(terminator power),是SCSI主设备向从设备供电的电源接入线,用于为端接电阻提供电源,供电线路中串接一个二极管以防止回流。控制信号中BSY为真时表示SCSI设备处于忙状态,它是

53、一个线或信号。SEL信号用于由主设备选择从设备,或由从设备再选择主设备,也是线或信号。REQ信号为请求信号,由从设备设置。2/22/202453苏州大学计算机工程系SCSI接口-5ACK为应答信号,由主设备发出,作为对请求信号的回答。RST表示复位情况,是线或信号。ATN是注意信号,由主设备驱动表明出现了注意条件,通常表示主设备有消息要发送给从设备。MSG信号在消息阶段由从设备设置。I/O信号表明当前数据传送的方向,为真时表明输入阶段。SCSI设备一般都采用单端输出方式,在这种方式下连线的,长度限制为6m,Fast SCSI限制为3m。此外还有差分输出方式,它把一部分地线改成数据线和控制信号线

54、的对称差分信号线,进一步提高了信号的抗干扰能力。SCSI在差分输出方式下连接的长度可延长到25m。SCSI是一种系统级接口,它的地址分为三个层次：设备地址,逻辑单元号和逻辑分区。设备地址用于区别设备,SCSI的总线仲裁和选择设备的方式决定了设备的总数不能超过数据线的位数。逻辑单元号是给从设备中的逻辑单元设置的逻辑序号。2/22/202454苏州大学计算机工程系SCSI接口-6逻辑分区地址是以逻辑单元划分的逻辑扇区或区段。逻辑扇区与物理扇区的划分和映射由从设备实现,主设备看不到。一个逻辑单元可以是物理设备,也可以是虚拟设备。例如每个硬盘可以看作一个逻辑单元,也可以把一个硬盘当作几个逻辑单元,还可

55、以把几个硬盘当作一个逻辑单元。SCSI的通信协议采用消息传送方式,连接到SCSI上的设备都有一个标识号(ID),从0,1,到7,共8个。ID号较高的主机享有较高的优先权,两台以上的设备互连时,采用菊花链方式。SCSI的消息双向通信可以支持总线断开/重连接的高级操作功能。允许多台外设并行操作,也允许多台主机共享外设。SCSI的命令消息中采用逻辑寻址,而不是像以前的计算机中采用的物理寻址,从而提高了软件的通用性。同时还增强了寻址能力,对逻辑块地址寻址的地址位有32位。2/22/202455苏州大学计算机工程系SCSI接口-7对块容量为512字节的设备,允许其容量达到2TB。传输的长度可达64K块,

56、对块容量为512字节的设备,可一次读写32MB的数据。在进行操作时,总线上大致可经过总线申请,选择I/O操作对象,传送消息,交代I/O任务,数据传送和返回状态信息等过程。在这些操作过程中，总线的活动分成八个不同阶段：(1)空闲阶段。指当前没有任何SCSI设备在使用总线。此时允许SCSI设备申请使用总线。有时,目标设备在遇到错误情况而又不知如何处理时使总线返回空闲阶段,这称为意外失联。(2)仲裁阶段。这个阶段允许一个SCSI设备获得总线控制权来启动或恢复一个输入输出进程。仲裁方式是一种分布式的方式：2/22/202456苏州大学计算机工程系SCSI接口-8在仲裁阶段和选择阶段,SCSI设备通过把

57、与其设备号相对应的数据总线位(如0号设备对应DB(0)等)置为真而释放其他位来实现仲裁和选择。每个设备在向总线驱动与本设备对应的数据线后检查数据总线,如果总线上有更高优先权的位为真,则该设备的仲裁失败。否则仲裁成功,进行设备选择阶段。仲裁时,SCSI设备获得总线控制权过程是：(a)SCSI设备首先必须等待出现总线空闲阶段。任何时候,只要BSY和SEL信号同时为假,至少一个总线稳定延时后,即检测出总线空闲。(b)SCSI设备通过置BSY和自己的设备号为真来参加总线仲裁。0号优先级最低,依次到7号的优先级最高。(c)SCSI设备检查数据总线,如果总线上有更高优先权位为真,则该设备仲裁失败,释放它的

58、BSY信号;如果没有更高的ID位为真,则该设备赢得仲裁,置BSY信号为真。2/22/202457苏州大学计算机工程系SCSI接口-9(3)选择阶段。选择阶段允许一个始发设备选择一个目标设备来启动一个目标功能。赢得仲裁的SCSI设备置SEL和BSY信号为真以结束仲裁阶段。(4)再选择阶段。再选阶段是一个任选阶段,允许目标设备与始发设备再联,继续执行始发设备原来启动的由目标挂起的某个操作。例如,恢复失联。上述四个阶段都是总线控制的操作阶段,另外四个阶段是信息传输阶段,因为它们都是通过数据总线传输数据和控制信息,采用一次或多次REQ/ACK请求应答来控制信息传输,每次传输一个字节(SCSI-1)。始

59、发设备可以置ATN为真来请求目标设备进入信息传输阶段。这四个信息传输阶段是：(5)命令阶段。命令阶段内目标设备请求始发设备发出命令信息，即命令描述块。2/22/202458苏州大学计算机工程系SCSI接口-10(6)数据阶段。数据阶段分为数据输入阶段和数据输出阶段。数据输入阶段由目标请求向始发设备传送数据;数据输出阶段由目标设备请求始发设备发送数据。在信息传输的四种阶段中,传输方式有异步传输方式和同步传输方式之分,同步传输方式仅用于数据传输阶段。(7)状态阶段。状态阶段由目标设备请求始发设备接收状态信息。(8)消息阶段。消息阶段分为消息输出和消息输入两种。一个阶段内可以传输多个消息。第一字节或

60、者是一个单字节消息或者是多字节消息的首字节，多字节消息在一个消息阶段内连续传送完成。消息输出阶段由主设备的ATN信号引起,传送完毕时由主设备将ATN复位。2/22/202459苏州大学计算机工程系SCSI接口-11影响SCSI总线操作阶段的有两个异步条件：注意条件和复位条件。这些条件可以导致SCSI设备执行某些操作,改变阶段进程。注意条件中,始发设备通过产生注意条件(置ATN信号为真)告知目标设备有消息要发出,目标设备可以进行消息输入阶段而得到该消息。复位条件导致立即清除总线的SCSI设备,无论处于什么总线阶段和总线条件,复位条件都将首先执行。任何SCSI设备都可置RST信号为真来产生复位条件

61、。主从设备之间通过消息传递操作信息,主设备向从设备发送消息,使从设备识别,登记或放弃,恢复,终止,清除一个输入输出进程,或使之恢复总线。从设备也可向主设备发送消息,告诉主设备输入输出进程执行情况,如中断,失联,完成等。主从设备之间还可通过消息交换来报告错误,建立工作模式,操作协议等,以及对已经执行的或者将要执行的操作予以说明。2/22/202460苏州大学计算机工程系SCSI接口-12SCSI消息可以是一个字节或多个字节,单字节消息只有一个字节,该字节的值表示要求执行的操作。双字节消息的第一字节代表消息名,第二字节是消息的参数。第一字节为1表示该消息是一个多字节扩展消息。扩展消息至少有3个字节

62、。SCSI-2中规定了22条消息的格式。设备可以不支持全部消息,但必须支持其中的一部分消息,称为必备消息,其余消息称为任选消息。SCSI1中有一条必备消息,即“命令完成”。SCSI命令格式中包括操作码,逻辑单元号,逻辑块地址,传输长度和分配区长度,以及控制字节。这些代码构成一个命令描述块,长度可以是6字节,10字节或12字节的不等。操作码表示操作类型,分为3位的命令组码和5位的命令码两部分。命令组码表示了命令的格式和长度,每组命令最多可有32个命令。8组命令共有256种操作。2/22/202461苏州大学计算机工程系SCSI接口-13逻辑单元号和逻辑块地址构成输入输出操作的地址。传输长度指明将

63、要传输的数据量,通常以逻辑块为单位,也有的命令以字节为单位。参数表长度表示将在数据输出阶段传送的字节数。分配区长度指明始发设备为将来的返回数据准备的最大空间的字节数。控制字节中定义了一个标志位(Flag)和一个联接位(Link),其余位保留或由厂商自定。SCSI总线设备包括主设备与从设备两种类型。主设备通常是与主机连接的适配器(如图),从设备则是外设的控制器。SCSI主设备的功能主要是实现与主机总线的接口,以及实现与主机操作系统的接口。其中包括数据缓存,微处理器,ROM,RAM、协议控制器和DMA控制器。其中微处理器主要是(1)对来自主机的命令进行解释执行;(2)对来自SCSI总线的;信息进行

64、翻译解释;(3)负责主机与缓存,缓存与SCSI总线之间的数据传送控制;以及(4)控制DMA操作。2/22/202462苏州大学计算机工程系SCSI接口-14微处理器的程序存放在ROM中,程序的工作空间则由RAM提供。微处理器通过缓存与主机交换信息,对SCSI总线的控制则通过协议控制器实现。为完成一个输入输出操作,需要经过仲裁,选择,数据传输等阶段,微处理器通过内部控制命令将这些操作交给协议控制器执行。DMA控制器控制主机内存缓冲与接口缓冲之间的数据传送;控制缓冲器和SCSI总线之间的数据传送。接口DMA的操作可以由主机中的DMA控制器代替。作为SCSI从设备的外设控制器的结构如图所示。其中也包

65、括微处理器,ROM,RAM,协议控制器等。SCSI设备控制器中通常具有一个较大的数据缓存,因为外设存取数据的速度通常较慢。主机传送给外设的数据一般首先放在缓存中,然后由设 备级接口控制器送到外设。外设读取的数据通常也是首先放在缓存中,缓存放满或者取完之后，设备级接口向微处理器发出中断,要求将数据送给主机。2/22/202463苏州大学计算机工程系SCSI接口-15DMA控制器控制数据缓存的数据与 SCSI总线的数据传送。协议控制器直接控制总线的活动,接受微处理器的各种操作指令,如争用总线,转变总线阶段,使总线空闲等。微处理器分析分解命令描述块,控制整个输入输出过程。来自SCSI主设备的消息也是

66、通过微处理器分析,再以相应的指令控制协议控制器的操作。2/22/202464苏州大学计算机工程系IEEE-488总线标准 1IEEE488总线标准IEEE488总线，最初是为电子仪器设计的并行接口总线,已在电子仪器厂家中广泛应用,HP(惠普)公司除用于电子仪器,还应用于计算机。488总线允许连到该总线的设备,选择以下三种基本方式之一进行工作：(1)“接收”(听者)方式，从数据总线接收数据；(2)“发送”(讲者)方式，向数据总线发送数据；(3)“控制”(控制者)方式，控制其他设备,例如对其他设备进行寻址,或允许“发送”设备使用总线。连接在总线上的多种设备,在任一时刻只能有一个总线“控制”设备或“发送”设备是活跃的。总线上的设备都分配有唯一的地址,控制设备可选择若干个接收设备。2/22/202465苏州大学计算机工程系IEEE-488总线标准488总线使用24针插座,其中8根地线,16根信号线：8根双向数据线(与地址复用),3根字节传送控制线和5根接口控制线。利用发送设备和接收设备的“握手”信号(字节传送控制线)来控制数据的传送。引脚号符号引脚号符号引脚号符号引脚号符号1DIO17NRFD