8088的总线操作和时序微机原理第2版课后答案

《8088的总线操作和时序微机原理第2版课后答案》由会员分享，可在线阅读，更多相关《8088的总线操作和时序微机原理第2版课后答案（6页珍藏版）》请在装配图网上搜索。

1、第五章 8088 的总线操作和时序本章内容主要介绍 8088 执行指令的三种周期，以及它们之间的区分和相互联系，在此根底上结合 8088 芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中消灭的时间关系。5.1 重点与难点本章的学习重点包括 8088 芯片外部的三总线构造，最大组态与最小组态的根本配置， 总线掌握器 8288 在最大组态配置中的作用，在最大组态系统或最小组态系统中的时序协作问题。3.1.1 8088 的工作周期在微型机系统中，CPU 的操作都是在系统主时钟 CLK 的掌握下按节拍有序进展的。CPU 执行一条指令的时间包括取指令、指令译码和执行该指令所需的

2、全部时间称为一个指令周期。把通过外系统总线对存储器或 IO 端口进展一次读写操作的过程称为总线周期，T 状态就是 CLK 时钟周期。一个指令周期由假设干个总线周期组成。每个总线周期通常包含 4 个 T 状态，即 Tl、T2、T3、T4。在 T1 状态，CPU 往地址/数据复用总线AD70和地址/状态复用总线A1916/S63上发地址信息。在 T2 状态, 从地址/数据总线和地址/状态总线上撤消地址信息,并使地址/数据总线成为高阻态,为传送数据信息作预备。与此同时, 从地址/状态总线的输出 4 位状态信息。在 T3 状态, 地址/状态总线连续输出状态信息, 地址/数据总线用于传送数据信息。在存储

3、器或外设不能准时地协作 CPU 传送数据时, 它们可以向CPU恳求, 在 T3 周期之后插入一个或多个等待状态Tw。在 T4 状态, 一个总线周期完毕。在一个总线周期中，A158 始终输出地址信息。假设一个总线周期之后, 不马上执行下一个总线周期,那么系统总线就会处于空闲状态Ti, 执行空闲周期。3.1.2 8088 的总线操作18088 芯片引脚构成及在最大最小组态下的意义。8088 的 芯片引脚可分为两种：与工作模式无关的和与工作模式有关的。与工作模式相关的包括 2431、33、34 脚。最小组态工作模式下，系统中只有一个 8088 微处理器，全部的总线掌握信号直接由 8088 CPU 产

4、生。 MN引脚 33连至电源, IO/ 用以区分是存储器访问还是 I/O 访问。作为 CPU 在写操作时输出的一个选通信号. 是 CPU 输出的中断响应信号。ALE 是地址锁存允许信号。DT/是数据发送接收信号，用以确定数据传送的方向。为数据允许信号。HOLD 是系统中别的总线主设备要求占用总线时，向 CPU 发出的总线恳求信号。HLDA 为 CPU 向外输出的总线恳求响应信号，是系统状态信号，与 IO/ 线和 DT/线一起，反映现行总线周期的状态。最大组态工作模式下，系统中可以包含有多个微处理器，适用于构成较大规模的微机系统或多处理器微机系统。包含一个总线掌握器 8288，由 CPU 向总线

5、掌握器供给总线周期状态信号：、，然后总线掌握器对CPU 的状态信息进展综合译码，产生全部总线掌握信号去掌握总线。 此时，MN接地，8088 就处在最大组态，此时、经过 8288 总线掌握器进展状态译码和命令输出，产生有关存储器访问或 I/O 访问的总线周期和所需要的掌握信号。/，/都是恳求/允许引脚，是由外部的总线主设备恳求总线并促使CPU 在现行总线周期完毕后让出总线用的。有效时，系统中别的总线主设备不能获得对总线的掌握。QS1、QS0 供给一种状态允许外部追踪 8088 内部的指令队列。HIGH 在最大组态时始终为高电平。还有一些与工作方式无关的引脚。 AD70 是地址数据分时复用线。A1

6、58 是高 8 位地址线。 A19l6/S63 是地址/状态分时复用线。为读选通信号。READY 是预备就绪信号。INTR 是可屏蔽中断恳求信号。是检测输人信号，是由“Wait”指令来检查的。NMI 为非屏蔽中断输人信号。RESET 是复位输入信号，它引起处理器马上完毕现行操作。CLK 是时钟输入信号， 供给了处理器和总线掌握器的定时操作。Vcc 是电源脚。GND 是接地线。28088 的最小组态系统与时序在最小组态系统中，除 8088 CPU、存储器、I/O 接口外，还包含 8284 时钟发生器、地址锁存器 82828283 及 82868287 总线收发器。全部的总线掌握信号如IO/、AL

7、E、DT/、等均由CPU 直接产生。8088 CPU 的地址/数据总线AD70和地址/状态总线A1916/S63是分时复用总线， 即 CPU 在与存储器或 I/O 端口进展数据交换时，总是在 T1 状态首先送出访问存储器或 I/O 端口的地址信息，随后又用这些引脚来传送数据和状态信号。8088 CPU 利用T1 状态中的ALE 信号的下降沿将地址锁入地址锁存器中。最小组态下，存储器读周期时序是这样的。首先 IO/信号在 Tl 状态开头后就变为低， 表示与存储器通信。其次，从 Tl 状态开头， Al90 消灭的信号是 20 位地址信号，ALE 在 T1 状态把地址信息锁存到地址锁存器中，在 T2

8、 状态，A1916 线上消灭的地址信号变为状态信号S63。在 T2 状态 AD70 转为高阻态，为以后读人数据作好预备。在 T2 状态信号起变为有效此时信号为无效，用以掌握数据传送的方向。由地址信号经过译码，找到指定的存储单元， 在 T3 状态，指定单元的内容消灭在数据线上。由于进展的是读操作，与总线收发器有关的掌握信号，DT/应为低电平，另一掌握信号也在T2 状态开头有效。8088 CPU 在T4 状态的前沿下降沿采样数据线，猎取数据。当使用的存储器或外设工作速度较慢，不能满足上述根本时序的要求，则可用一个READY 信号的产生电路，使 8088 在 T3 状态 T4 状态之间插入Tw 状态

9、，来解决8088 与存储器或外设之间的时间协作问题。存储器写周期时序是这样的。首先也要有IO/信号，表示是进展存储器操作。其次要有写入存储单元的地址，以及 ALE 信号。不同的是要写入存储器的数据，在 T2 状态，也即当16 位地址线A150 已由ALE 锁存后，CPU 就把要写入的 8 位数据放至AD70 上了。写操作下，由信号来代替信号，它在 T2 状态开头有效。实现写操作时，DT/应为高电平。8088 在 T4 状态， 使掌握信号变为无效，T4 开头对存储器的写入过程已经完成。8088 与外设传送数据的时序，与 CPU 同存储器之间的时序，几乎完全一样，只是 IO/ 信号应为高。3808

10、8 的最大组态系统与时序最大组态系统配置与最小组态系统配置相比，最主要的区分是增加了一个总线掌握器8288 和一个总线仲裁器 8289。8088 CPU 输出的状态信号、，同时送给 8288 和 8289，由8288 将 CPU 的状态信号转换成CPU 系统所需要的总线命令和总线掌握信号；对存储器和 I/O 端口进展读写的信号、对地址锁存器 8282 和总线收发器 8286 的掌握信号，以及中断掌握器8259 的掌握信号；由总线仲裁器 8289 对系统多个处理器提出的共享总线资源的要求进展裁决。在最大组态下 8088 的根本总线周期仍由 4 个 T 状态组成。在T1 状态，8088 发出 20

11、 位地址信号，同时送出状态信号、信号给8288 总线掌握器。8288 进展译码，产生相应的命令和掌握信号输出。8288 在 T1 期间送出地址锁存允许信号ALE，将 CPU 输出的地址信息锁存至地址锁存器中，再输出到系统地址总线上。在T2 状态，8088 开头执行数据传送操作，8088 内部的多路转换开关进展切换，将地址/数据线 AD70 上的地址信息撤消，切换成数据总线，为读写数据作预备。8288 发出数据总线允许信号DEN 和数据发送/接收掌握信号DT/，允许总线收发器工作，使数据总线与 8088 的数据线接通，并掌握数据传送的方向。同样， 把地址/状态线A1916/S63 切换成与总线周

12、期有关的状态信息，指示假设干与周期有关的状况。在 T3 周期开头的前沿时钟下降沿，8088 采样READY 线。假设 READY 信号有效高电平，则在 T3 状态完毕后进入T4 状态。在 T4 周期开头的时钟下降沿，把数据总线上的数据读入 CPU 或写到地址选中的存储单元。在 T4 状态，8088 完成数据传送，状态信号、变为无操作的状态。在此期间，8088 完毕总线周期，恢复各信号线的初态，预备执行下一个总线周期。3.2 例题解析1假定某CPU 的时钟频率为 5MHz，那么一个根本的总线周期为多长时间？答：一个根本的总线周期由4 个T 状态组成，而每一个T 状态就是时钟周期的长度，8088

13、的时钟频率为 5MHz，故一个T 状态为 200ns，所以一个根本的总线周期为 800ns。28088 如何解决地址线和数据线的复用问题？ALE 何时处于有效状态？有效时起什么作用？答： 8088 CPU 的地址/数据总线AD70和地址/状态总线A1916/S63是分时复用总线， CPU 在与存储器或 I/O 端口进展数据交换时，总是在T1 状态首先送出要访问的存储器或 I/O 端口的地址信息，随后又用这些引脚来传送数据和状态信号，而在对存储器或I/O 端口进展读写操作时，在整个读写总线周期内地址不应有变化。因此，就必需在总线周期 T1 状态先将地址锁存起来，以便在读写总线周期内保持地址稳定。

14、8088 CPU 利用 T1 状态中的 ALE 信号的下降沿将地址锁入地址锁存器中。ALE：地址锁存允许信号。高电平有效。用于将地址选通到地址锁存器。在下跳沿中发生锁存，用来将8088 输出的地址码打人地址锁存器。3.分析 8088 CPU 最大方式下的读/写操作时序。答：在最大组态下 8088 的根本总线周期仍由 4 个 T 状态组成。在 T 状态，8088 发出 20 位地址信号，同时送出状态信号、信号给8288 总线掌握器。18288 对、进展译码，产生相应的命令和掌握信号输出。8288 在 T 期间送出地址锁存允许1信号 ALE，将 CPU 输出的地址信息锁存至地址锁存器中，再输出到系

15、统地址总线上。在 T2状态，8088 开头执行数据传送操作。此时，8088 内部的多路转换开关进展切换，将地址/数据线AD 上的地址信息撤消，切换成数据总线，为读写数据作预备。8288 发出数据总线70允许信号DEN 和数据发送/接收掌握信号DT/，允许总线收发器工作，使数据总线与8088 的数据线接通，并掌握数据传送的方向。同样，地址/状态线 A/S 上的高位地址信息被191663切换成与总线周期有关的状态信息，指示假设干与周期有关的状况。在 T 周期开头的前沿时3钟下降沿，8088 采样 READY 线。假设 READY 信号有效高电平，则在T 状态完毕后进3入 T 状态。假设访问的是慢速

16、存储器或是外设接口，则应当在T 输出的地址，经过译码选4l中某个单元或设备后，马上驱动READY 信号到低电平。8088 在 T 的前沿采样到READY 信号3无效，就在T 状态后插人等待周期Tw。在Tw 状态的时钟下降沿，8088 再采样READY 信号，3只要 READY 为低电平，就连续插人Tw 状态，直至采样到READY 为高电平，才进入T 状态。4在 T 周期开头的时钟下降沿，把数据总线上的数据读入CPU 或写到地址选中的单元。在 T44状态，8088 完成数据传送，状态信号、变为无操作的过渡状态。在此期间，8088 完毕总线周期，恢复各信号线的初态，预备执行下一个总线周期。4808

17、8 有两种工作方式,即最大组态工作方式和最小组态工作方式，工作于何种方式由掌握总线中的一条( )信号线来打算。ANMICMN/BLOCKDIO/答：当 8088 CPU 的 MN/引脚接+5V 电源时，8088 CPU 工作于最小组态工作方式下；当8088CPU 的MN/引脚接地时，8088CPU 工作于最大方式，选择C 是正确的。58088 处理器最小组态工作方式和最大组态工作方式的主要差异是 。A容量不同BI/O 端口数不同C数据总线的位数不同D单处理器和多处理器的不同答：8088 CPU 工作于最小组态工作方式，用于构成小型的单处理器系统；8088 CPU 工作于最大组态工作方式，用于构

18、成多处理器系统，与最小组态工作方式下8088 系统配置相比较，最大组态工作方式系统增加了专用的总线掌握器8288，选择答案D 是正确的。5.3 习题与参考答案1. Intel8088 有那几种工作周期？它们之间的关系如何？2. 8088 的根本总线周期由哪几个时钟周期组成？在何种状况下需要插入等待周期？3. 假定某CPU 的时钟频率为 100MHz，那么一个根本的总线周期为多长时间？4. 8088 的最小组态最小模式的配置与最大组态最大模式的配置相比，主要区分是什么？5. 8088 如何解决地址线和数据线的复用问题？ALE 何时处于有效状态？有效时起什么作用？6. 8284 时钟发生器能产生哪

19、三种信号？结合等待状态产生电路的作用，试述 8088 插入等待周期T 的过程。W7. 8088 在作I/O 访问时，信号IO/为高电平还是低电平？此时A A 在 T T 时的状191612态有无实际意义？为什么？8. 为什么 8088 的 I/O 读写总线周期中总是要插入等待周期T ？W9. 8288 总线掌握器有什么功能？10. 在 8088 的最小组态最小模式的配置与最大组态最大模式的配置中，系统总线是如何形成的？参考答案：1. 答：8088 有三种工作周期：指令周期、总线周期和T 状态时钟周期。CPU 执行一条指令的时间包括取指令、指令译码和执行该指令所需的全部时间称为一个指令周期。把通

20、过系统总线对存储器或 IO 端口进展一次读写操作过程所需的称为总线周期，T 状态就是CLK 时钟周期。一个指令周期由假设干个总线周期组成。每个总线周期通常包含4 个 T状态，即T 、T 、T 、T 。l2342. 答：8088 的根本总线周期由T 、T 、T 、T 4 个T 状态即时钟周期组成。l234当访问的是慢速存储器或是外设接口，因其工作速度与 CPU 不能匹配，则应当插人等待周期 Tw。3. 解：时钟周期T 状态是CLK 频率的倒数，即T = ；此题T = = 10 ns, 那么一个根本的总线周期为 40 ns。4. 答：见例题解析 55. 答：见例题解析 26. 答：8284 时钟发

21、生器能产生时钟信号CLK、复位信号RESET 和预备好信号READY。当访问的是慢速存储器或是外设接口，则在 T 输出的地址，经过译码选中某个单元或l设备后，通过等待状态产生电路，马上驱动READY 信号到低电平。8088 在 T 的前沿采样到3READY 信号无效，就在 T 状态后插人等待周期 Tw。在 Tw 状态的时钟下降沿，8088 再采样3READY 信号，只要 READY 为低电平，就连续插人Tw 状态，直至采样到 READY 为高电平，才进入 T 状态。47. 答：8088 在作 I/O 访问时，信号 IO/为高电平，此时 A A 在 T T时的状态无实191612际意义，由于I/

22、O 端口地址只能是 8 位的或 16 位的，高 4 位地址线不起作用。8. 答：一般外设及其接口的工作速度总是跟不上CPU 的工作速度，所以 8088 的 I/O 读写总线周期中总是要插入等待周期Tw。9. 答：在最大组态工作方式中，8288 将 8088 CPU 输出的状态信号、的状态信号转换成 CPU 系统所需要的总线命令和总线掌握信号；对存储器和 I/O 端口进展读写的信号、对地址锁存器 8282 和总线收发器 8286 的掌握信号，以及中断掌握器8259 的掌握信号。10. 答：在 8088 的最小组态最小模式的配置与最大组态最大模式的配置中，8088的引脚 A1916/S63、A158、AD70 经过地址锁存器形成系统地址总线；AD70 经过总线收发器形成系统数据总线。在最小组态最小模式的配置中，系统掌握总线直接来自8088 的掌握信号引脚，而在最大组态最大模式的配置中，8088 CPU 输出的状态信号、经过总线掌握器 8288，转换成CPU 系统所需要的各种掌握信号，从而形成系统掌握总线。