《半导体隔离技术简介》由会员分享，可在线阅读，更多相关《半导体隔离技术简介（6页珍藏版）》请在装配图网上搜索。
1、半导体隔离技术简介行业积存 2022-06-24 09:20:54 阅读 88 评论 0 订阅说明：觉察一篇表达 isolation 的文章，讲得还是比较透彻，转过来备份一下，原文请见ttp:/shoumafab.spaces.live /default.aspx?wa=wsignin1.0&sa=622302128，废话少说，上菜！一、隔离的目的：完整的电路是由分别的器件通过特定的电学通路连接起来的，因此在集成电路制造中必需能够把器 件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路构造。隔离不好会造成漏电、击穿低、闩锁效应等。因此隔离技术是集成电路制造中一项关键技术。二、隔离技术
2、的要求隔离区域的面积尽量要小外表尽量平坦，台阶要小制造过程中不增加缺陷栅氧完整性，二极管漏电 器件特性不变短沟道效应工艺简单度尽量要小，并和从前以及将来的工艺兼容。三、常见的隔离工艺技术结隔离多用在双极局部硅氧化隔离 LOCOS 全称是：LOCal Oxidation of Silicon多用在亚微米以前的工艺 基于 LOCOS 的技术，如 PBLPolybufferedLOCOS)、PELOX 等。沟槽隔离trench&refill，浅沟槽隔离STI四、 LOCOS 隔离：1LOCOS0.5 微米以上的 MOS 工艺器件之间的场氧隔离一般承受 LOCOS 构造，它具有制作简洁的特点，在30.
3、6m 的工艺中被广泛承受，缺点是隔离区会形成鸟嘴，减小了有源区的有效长度。LOCOS 构造的制作过程是利用 SiN 薄膜掩蔽氧化层的特点，先在器件的有源区掩盖一层SiN，接着在暴露的隔离区场区通过湿氧氧化生长一层较厚的氧化层，最终去除 SiN 层，形成有源区，在有源区中制作器件。LOCOS 的工艺流程示意图如下：鸟嘴的尺寸可以通过增加氮化硅厚度和削减有源区氧化层厚度的方法来减小，但是这样做会增加应力，导致缺陷增加。从器件的角度分析，鸟嘴的存在具有两个重要的影响：1氧化层侵蚀导致器件的有效宽度减小，从而减小了晶体管的驱动电流。2场氧化导致场注入剂集中到有效区域的边缘。鸟嘴的 SEM 示意图LOC
4、OS 的其他缺点还包括效应和 Kooi 氮化效应。效应是指在氮化物的边缘下，硅外表上形成氮氧化合物的状况。效应是由 Si3N4 与四周高温高湿环境相互作用而引起的，二者相互作用的结果是生成NH3 并集中到 Si/SiO2 外表。这些氮化物在有源区四周呈现为白色的条带状，这会使后面形成的有源区中热氧化层击穿电压的下降。场氧减薄效应是指随着线宽的较小，隔离的区域也越来越小，没有足够的面积来使硅充分氧化，所以就造成场氧减薄。线宽越小，这种效应越明显。2改进的 LOCOS 构造：随着器件尺寸的缩小，沟道长度进一步缩小，LOCOS 构造所带来的影响了有源区长度，为了减小鸟嘴，消灭了改进的LOCOS 构造
5、，PBL 和 PELOX 构造。PBLpoly buffer LOCOS 多晶衬垫LOCOS构造是在掩蔽氧化层的 SiN 和衬底SiO2 之间参加一层薄多晶，这样减小了场氧生长时SiN 薄膜的应力，也减小了鸟嘴。PELOXpoly encapsulated Locol Oxidation 多晶镶嵌LOCOS构造是在 SiN 层的顶部和侧部嵌如多晶或非晶薄膜，然后在生长场氧，它同样能减小鸟嘴。上述 2 种构造增加了工艺的简单性，一般用于 0.50.35m的工艺中。1PBL 隔离PBL 构造示意图PBL 工艺的特点?在有源区氧化层和氮化硅之间的非晶层释放了局部应力?使用非晶，而不是多晶的缘由是由于
6、这样做Qbd 结果更好。?鸟嘴更小的代价是1工艺的简单性增加2埋层场氧更少了3腐蚀的难度增大我的补充：即参加缓冲的 Poly 不简洁移除！PBL 隔离技术，可以成功的运用在亚微米线宽的工艺上。2PELOX 隔离PELOX 隔离工艺流程此工艺可以延长到 0.18m，但是由于场氧减薄的效应，无法连续向更深亚微米工艺延长。3STI 隔离：随着器件向深亚微米进展，改进的 LOCOS 构造仍有应力和鸟嘴问题，并存在场氧减薄效应，于是消灭了 STIshallow trench isolation 浅沟槽隔离隔离技术，在 0.25m 及以下技术节点中，STI 隔离技术被广泛承受。STI 隔离技术的根本流程先淀积氮化硅，然后在隔离区腐蚀出肯定深度的沟槽，再进展侧墙氧化，用 CVD 法在沟槽中淀积SiO2，最终通过 CMP 法平坦化，形成沟槽隔离区和有源区。STI 隔离的工艺流程和 LOCOS 隔离技术相比，STI 隔离技术具有如下优点：更有效的器件隔离的需要，尤其是对于 DRAM 器件而言；对晶体管隔离而言，外表积显著减小；超强的闩锁保护力量；对沟道没有侵蚀；与 CMP 技术兼容；有源区倾斜角度格外小；线宽减小后仍旧可以使用；外表格外平坦，有利于下一步工艺的加工。它的缺点主要是工艺本钱更贵，更简单。但是和它的优点相比，本钱的增加是可以承受的。因此，在 0.25m及以下的工艺，都使用STI 隔离。
半导体隔离技术简介
