川大学单片机半导体存储器课件

《川大学单片机半导体存储器课件》由会员分享，可在线阅读，更多相关《川大学单片机半导体存储器课件（23页珍藏版）》请在装配图网上搜索。

1、 第五章第五章 半导体存储器半导体存储器存储器的分类存储器的性能指标存储器容量与地址线的关系存储器与微处理器的连接8086微处理器与存储器连接实例川大学单片机半导体存储器 1.按使用材料分类 （1）磁存储器：磁盘、磁带、磁芯、磁泡、磁膜等 （2）半导体存储器：双极型半导体存储器（以触发器为基础）MOS半导体存储器 SRAM(静态RAM)双稳为基础，信息不易丢失；DRAM(动态RAM)电容为基础，集成度高；iRAM(组合RAM)具有SRAM与DRAM的特点，不 需要增加“刷新”电路；（3）光磁存储器：激光存储器、集成光路存储器等一、存储器的分类 目的要求：1.掌握存储器的分类及特点；2.理解存储

2、器内部组成结构及各部分的作用；3.掌握存储器容量的选择及性能指标；4.掌握存储器与微处理器的连接。川大学单片机半导体存储器 2.按工作方式分类 （1）随机存取存储器RAM 通过指令，以任意次序存取存储器的任意单元。如：半导体存储器、光磁存储器、磁芯、磁泡、磁膜等。掩模式ROM工厂按程序，以固定电路制造。可编程ROM（PROM）只能写入一次。可擦除可编程ROM(EPROM)可擦除可编程多次。UVEPOM紫外线光照射擦除，大约1015分钟。E2PROM特定电信号擦除，可以在线操作。（2）只读存储器ROM 在运行时间内，内容不能改变，禁止写入任何信息。（3）顺序（串行）存取存储器SAM 以某种预先确

3、定的顺序读写存储单元。如：磁带。（4）直接存取存储器DAM 按随机方式获得存储区，然后按顺序方式存取信息。如：磁盘存储器。川大学单片机半导体存储器 3.按在计算机内的作用分类 （1）主存储器（内存）（2）辅助存储器（外存）（3）高速缓冲存储器（Cache）存取当前活跃的程序和数据，速度快，容量较小，每位价 格高。通常包括半导体存储器中的RAM与ROM。存取当前不活跃的程序和数据，速度慢，容量大，每位价 格低。如：磁盘、磁带、光盘等。在两个不同工作速度的部件之间，交换信息的过程中起 缓冲作用。即在主存与CPU之间设置一个高速度的容量相对 较小的存储器。（4）虚拟存储器 能够使计算机具有辅存的容量

4、、接近于主存的速度。按虚拟空间存储编程，地址码是虚地址（辅存逻辑地址）操作码 虚页号Ni 页面地址Ni机器指令川大学单片机半导体存储器二.存储器的性能指标 2.存取（访问）时间 1.存储容量存储容量 一存储体所能存储的位（bit）、字节（byte）或字（word）的 最大数量。N M 存储单元数 每单元二进制位数 如：RAM 2114 1K 4EPROM 2732 4K 8 存储器收到有效地址及读写信息，至存入/取出数的时间(ns)。如：RAM2114 存取时间：200ns，RAM2116 存取时间：150ns 3.存储周期 微处理器连续两次启动存储器所需要的时间(ns)。如：RAM2114

5、存储周期：200ns，RAM2116 存储周期：375ns 3.功耗 反映存储体的耗电量。w/单元，mw/芯片。3.电源 指存储体工作时所需的电源种类。川大学单片机半导体存储器三.存储器容量与地址线的关系 1.存储器的逻辑结构ABDB写片选 读“片选”信号选中该存储器，“AB”总线通过地址译码 器选中某单元；如“写”(WR)同时作用，数据寄存器输入“DB”数据；如“读”(RD)同时作用，数据寄存器输出数据至“DB”。地址译码器 数据寄存器存储体存存储储器器 存储器基本结构：存储体、地址译码器、数据寄存器；川大学单片机半导体存储器1024个存储单元1024根译码线A9 2.单译码存储器寻址方式

6、以选择“字”线为目标的存储器存取方式。地址译码器存储体A0A432根译码线32个存储单元 存储器要求输入的地址线为A0A4，存储体有多少单元？存储器要求输入的地址线为A0A9，存储体有多少单元？地址线位数存储体单元数 5 25=32 8 28=256 10 210=1024=1k 11 211=2048=2k 12 212=4096=4k译码线数25=3228=256210=1024 211=2048212=4096川大学单片机半导体存储器 3.双译码存储器寻址方式 以“行”和“列”选择矩阵结构形式的存储器存取方式。行译码地址线位数译码线数 58+4=12 816+16=32 1032+32=

7、64 1132+64=96 1264+64=128存储体单元数25=3228=256210=1024=1k211=2048=2k212=4096=4k列译码A0A4A5A10单元11单元1n单元m1单元mn存储体存储体川大学单片机半导体存储器 A3 A8A9 A0控制逻辑 Y译码X译码输出缓冲器 Y 门 6416 4=1KB416 4.一个实际静态RAM的例子O4 O0 （1）INTEL 2114的结构64A09：地址线O04：数据输出线Vcc：工作电源（+5V）WE：写允许信号CS：片选信号存储矩阵GND CS WE1918102114 A6 A5 A4 A3 A0 A1 A2 CS GND

8、VccA7A8A9I/O1I/O2I/O3I/O4WE WE为低时，CPU 存储器；WE为高时，存储器 CPU。川大学单片机半导体存储器 （2）Intel 2114的地址范围 存储单元数 每单元二进制位数 N M连接地址线地址线条数 连接数据线数据线的条数 存储器的所谓地址范围：是由可 以连接至存储器的地址线的条数存储器的地址线的条数，与 生成片选信号的地址线条数生成片选信号的地址线条数所确定。A15 A14 A13 A12 A11 A10 A9 A8 A7A0外译码(固定地址)内译码(变化地址)0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 10000H 0400

9、H 07FFH0 0 0 0 1 1 1 1 0 0 0 0内译码 范围03FFH 0 0 0 0 0 0 0000H 03FFH 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 0 0 0 1 1 0 1800H 1BFFH 根据外译码地址线状态外译码地址线状态（决定外译码器的输出状态）与内译内译 码地址线变化范围码地址线变化范围，确定确定芯片的寻址范围寻址范围（单元地址范围）1918102114 A6 A5 A4 A3 A0 A1 A2 CS GNDVccA7A8A9I/O1I/O2I/O3I/O4WE川大学单片机半导体存储器四、RAM 与CPU的连接1.地址线的连接

10、2.数据线的连接3.控制线的连接主要有三部分：1.CPU总线的负载能力2.CPU的时序和存储器的存取速度之间的配合问题3.存储器的地址分配和选片问题主要考虑的问题：4.控制信号的连接川大学单片机半导体存储器12345678D0D7地址总线数据总线A0A9（1）用1024 1 组成1K RAM的方框图10241I/OI/OI/OI/OI/OI/OI/OI/O1.1K8容量的形成川大学单片机半导体存储器地址总线（2）用2564位存储芯片组成1K RAM的方框图12345678D0D7数据总线A0A72564I/OI/OI/OI/OI/OI/OI/OI/OA0A7CE1A0CE22564A0A7CE

11、3A0CE42564A0A7CE52564A0A7CE7A0CE6A0CE8译码器A8A9川大学单片机半导体存储器 2.全译码法全译码法获得片选信号(十六根地址线为例）A10A15A09D07 应用译码器的输出线作为片选信号线：（1）线路较复杂，需要增加译码器等逻辑部件；（2）地址连续不重叠，可以使微处理器系统获得足够的存储容量。A15 A14 A13 A12 A11 A10 A9 A0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0000H03FFH0400H0

12、7FFH （3）所用存储容量为：2K 8。可扩展到64K。A09CSD742114WEA09CSD302114WEA09CSD742114WEA09CSD302114WEWR01译码器IO/M 63(6:64)川大学单片机半导体存储器 3.部分译码法部分译码法获得片选信号(十六根地址线为例）A09D07 应用译码器的输出线作为片选信号线：（1）线路较复杂，需要增加译码器等逻辑部件；（2）地址连续，但有重叠。存储器容量取决于参与译码线数。A15 A14 A13 A12 A11 A10 A9 A0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 A15 A14 A13 A12 A11 A1

13、0 A9 A0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 0000H03FFH(x000Hx3FFH)0400H07FFH(x400Hx7FFH)（3）所用存储容量为：2K 8。可扩展到4K8。A09CSD742114A09CSD302114A09CSD742114A09CSD302114WEWEWEWEWRA10A11译码器IO/M 0800H 0BFFH0C00H 0FFFH川大学单片机半导体存储器 应用连接存储器实用的地址线，作为片选信号线：（1）线路简单，不需要增加逻辑部件；（2）地址有重叠，可能不连续，只实用于存储容量较小的系统。（3）所用存储容量为：2KB 8，无

14、法扩展。4.线选法法获得片选信号(十六根地址线为例）A09CSD742114A09CSD302114A09CSD742114A09CSD302114A10MREQA09D070000H03FFH(32K地址重叠)0400H07FFH(32K地址重叠)WEWEWEWEWR01川大学单片机半导体存储器 例：线选法线选法获得片选信号(十六根地址线为例）A011CEO072732A011CEO072732A011CEO072732A011CEO072732A12A13A14A15A011D07000111101000H1FFFH001011012000H2FFFH010010114000H4FFFH1

15、00001118000H8FFFH 应用连接存储器实用的地址线，作为片选信号线：（1）线路简单，不需要增加逻辑部件；（2）地址不连续，只实用于存储容量较小的微处理器系统。A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 A15 A14 A13 A1

16、2 A11 A10 A9 A8 A7A0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 （1）连接方式 （3）总存储容量为：16KB 8=128KBs。川大学单片机半导体存储器 例：如果应用RAM2114（1K 4）存储器芯片，组成1K的容 量，要求寻址区间是3000H33FFH，问地址线与数据线应如何 连接？（地址线为16根，数据线为8根）A09CSI/O042114 A09CSI/O042114A09D07D03D47 A15 A14 A13 A12 A11 A10 A9 A8 A7A0 0 0 1 1 0 0 0 0 0 0 1 1 1 1 逻辑关系：（A15+A14+

17、A11+A10）A13 A12 A12A13A1011A1415 =A15 A14 A11 A10 A13 A12A12 A13 A10 A11 A14 A15按地址线状态的要求，用逻辑电路，形成片选信号。片选信号川大学单片机半导体存储器Y1如果A11为0：0000H07FFH 1000H17FFH这样的地址安排就出现重复地址。0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 例：应用6116（2K8）组成地址范围为0000H0FFFH的存储器 连接图，根据下图地址线应如何连接？A010CSO076116A010CSO076116A

18、010A11Y00000H07FFH0800H0FFFHA12A13A14A15M/IOABCGAGB1GB274LS 138D07 A15 A14 A13 A12 A11 A10 A9 A8 A7A001川大学单片机半导体存储器五、64K动态RAM存储器1.Intel 2164 的结构181692164 N/C DIN WE RAS A0 A2 A1 VDDVSSCASDOUTA6A3A4A5A7A0 A7 地址线DIN 数据输入DOUT 数据输出VDD：工作电源（+5V）VSS：地WE 写允许RAS 行地址选通CAS 列地址选通WE为低时，CPU 存储器由DIN引脚输入。WE为高时，存储器 CPU由DOUT引脚输出。川大学单片机半导体存储器川大学单片机半导体存储器2.读周期3.写周期送行地址送列地址DOUT输出RAS有效CAS有效WE有效(1)4.读修改写周期送行地址送列地址DIN输入WE有效(0)写入指定单元RAS有效CAS有效RAS与CAS同时有效时，有WE先读出，修改后立即写入。5.刷新周期唯RAS有效的刷新方式比读、写、读修改写的刷新方式功耗低，依次刷新512个单元。6.页模式操作行地址不变(RAS不变)，列地址变化（CAS变化），一次可读、写256个单元。川大学单片机半导体存储器