微型计算机及接口技术考核知识点

《微型计算机及接口技术考核知识点》由会员分享，可在线阅读，更多相关《微型计算机及接口技术考核知识点（13页珍藏版）》请在装配图网上搜索。

1、微型计算机及接口技术考核知识点依据高等教育自学考试教材微型计算机及接口技术杨全胜2017 版和微型计算机及 接口技术（课程代码 04732）考试大纲编写。1. 考核知识点1.1. 微型计算系统概述1.1.1. 微型计算机系统的组成部分 微型计算机系统主要由硬件系统和软件系统组成。其中，硬件系统包括主机和外设，软 件系统包含系统软件和应用软件。硬件系统在冯诺依曼体系结构由运算器、控制器、存储器、输入设备、输出设备5 部分组成。系统软件包括BIOS、操作系统和支撑软件。1.1.2. 总线在微型计算机中的作用 微型计算机中各部件之间及微型计算机与设备之间通过总线相连，它是微型计算机系统中各部件或设备

2、之间传送信息的公共导线，一般由地址总线、数据总线和控制总线3组组成。 地址总线：一般是单向总线，传送CPU发出的地址信息。数据总线：是双向总线，既可以从CPU传送数据信息到外设和主存，也可以从主存和外 设向CPU传送数据。控制总线：每根的方向是一定的，它们分别传送控制信息、时序信息和状态信息，这些 信息控制数据总线、地址总线的使用。1.1.3. 微型计算机系统主要性能指标 通常采用下面一些常见的性能指标来衡量一台微型计算机的好坏。字长：是指微型计算机系统中CPU 一次能处理的二进制数。主频：CPU 工作时的节拍由计算机主时钟控制。主频就是主时钟不断产生的时钟脉冲的 固定频率。速度：每秒所能执行

3、的指令条数。主存容量和存取时间： 主存容量是指微型计算机中内部存储器能存放数据的最大字节数。 已知32根地址总线，最大主存容量是2的32次方=4GB。微型计算机内主存完成一次读写所需要的时间称为存取时间。 兼容性：通常是指同一个软件不加修改就可在两台机器上运行。1.1.4. 程序如何转换成最终的电子信号 一个高级语言描述的程序，需要经过编译、连接、执行，才能最终变成一个个电子的数据信号、地址信号或控制信号，完成所需的工作。无论是高级语言的程序还是汇编程序，最终都要转换成机器能识别的机器指令，这些机 器指令再在CPU的工作下转换成各类电子信号。1.1.5. 微处理器的各总线的根数和最大寻址范围8

4、088、80386、Pentinum 微处理器的地址线、数据线的根数，以及这些微处理器物理地 址的最大寻址范围。微处理器地址线数据线最大寻址范围808620161MB8038632324GBpentinum64324GB1.1.6. 流水线和超标量技术流水线： 为了提高处理器执行效率，把一条指令的操作分成多个更小的步骤，每个步骤的操作由 专门的电路完成。利用各电路可并行的特点，让各个步骤的执行在时间上重叠起来。超标量技术： 超标量是指处理器含有多条流水线，每个时钟能够译码、发射、执行多条指令1.1.7. 动态执行技术包括的内容 动态执行技术是为提高指令级并行能力所采用的一系列技术的总称，它包括

5、了分支预测 乱序执行、推测执行等技术。乱序执行核心监视很多条指令，然后在不损坏数据完整性的前提下，实时分析通过处理 器的指令流来确定指令间的数据相关性，采用能充分发挥多个处理部件并行工作的指令顺序 来执行。这个指令顺序可能和原程序的不一样。1.1.8. MMX的技术特点是什么？多媒体扩展技术MMX所具有的三大特点分别是，采用SIMD指令，拥有积和运算功能以 及饱和运算功能1.1.9. 超线程和多核技术 超线程技术是在一个物理封装处理器下让两个甚至多个线程并发地使用共享执行资源。 多核技术可以通过一个物理封装提供两个或多个完整的执行核来增强硬件多线程的能力，相当于一个紧耦合的多处理器系统。超线程

6、和多核技术都能为多线程的执行提供硬件环境。 和超线程技术不同，多核处理器在单一处理器中封装的是完整意义上的独立执行核，它 不仅有自己的AS，还拥有自己的执行引擎。1.1.10. 芯片组的作用 芯片组由一组单功能或多功能的系统芯片组成，在微型计算机中起着非常重要的作用： 支撑和协调着整个系统有条不紊地工作。 决定微型计算机系统的存储器类型和接口类型。决定微型计算机系统的总线类型，并对总线进行控制。 控制微处理器和外设之间的数据传送。为微型计算机功能扩展提供接口和总线插槽1.1.11. 微型计算机基本结构发展的特点 处理器性能不断增强。系统芯片由规模小的单功能芯片组发展为多功能的。 总线带宽变宽。

7、总线串行化趋势明显。 保持良好的兼容性。1. 1. 12.微型计算机的工作过程 微型计算机的工作过程就是逐条执行进行内存中的二进制机器指令流的过程。而一条指 令的执行过程可以简单地分为以下两个阶段。取指令和执行指令。1. 1. 13.三类总线构成微机系统 按照总线的层次结构来分，可以将总线分为3类：CPU总线也称为主总线、片总线、元件级总线等。微处理器的内部，作为ALU和各种寄 存器等功能单元之间的相互连接。系统总线又称为I /0总线、内总线、板级总线等。它不仅在微机系统板上连接各个器 件，也是用来与扩展槽上的各种扩展卡连接的总线 通信总线也称为外部总线、外总线等，是微机系统之间或微机与外部设

8、备之间进行通信 的总线。1.1.14. 系统芯片的作用系统芯片的作用是实现对微型计算机的中断控制、内存存取控制、DMA控制、I/O接口 控制以及时序信息的发生、传送和控制。1.2. 8086 微处理器1.2.1. EU和BIU是如何并行工作和合作的总线接口单元BIU包括4个段寄存器、一个指令寄存器、一个与EU通信的内部暂存器、 先入先出的指令队列、总线控制逻辑和一个用于计算20 位实际物理地址的加法器。BIU的主要功能是负责与存储器及I/O接口传送信息。执行单元EU由8个通用寄存器和1个标志寄存器、算术逻辑单元ALU和EU控制系统电 路组成。EU 的功能就是执行指令。BIU和EU两个单元大部分

9、情况下是在并行工作的，当EU执行第一条指令的同时，BIU 可以去取第二指令，而当EU在执行第二条指令的同时，BIU可以去取第三指令oooo它们之间是相互配合工作的，EU从指令队列中取出指令执行，BIU就从内存中取出后续 的指令代码放入队列，当EU需要数据时，BIU根据给出的有效地址计算出物理地址，并从 指定的内存单元或外设中取出数据供使用，运算结束之后，BIU将结果送入指定内存单元或 外设。1.2.2. 通用寄存器各自的特殊用途通用寄存器包括数据寄存器、地址指针寄存器和变址寄存器。数据寄存器一般用于存放参与运算的数据或运算结果。地址指针寄存器，包含栈指针寄存器SP和基址指针寄存器BP，SP在栈

10、操作的时候用于 确定栈顶在内存中的位置。BP用于存放当前栈段的一个数据区的基地址。变址寄存器包含SI源变址寄存器，DI目标的变址寄存器，常常用在变址寻址方式中存 放变址地址。1.2.3. 最常见的有哪几个段？ 段寄存器，存放不同类型信息的内存区域称为段，对段的访问都需要得到段的基地址，基地址存在在段寄存器里。最常见的逻辑段包括以下几个。 代码段，用于存放代码（指定）信息，代码将指示微处理器做何种操作。 数据段，用于存放数据信息，数据是代码处理的对象和结果。堆栈段，用于暂时存放诸如返回地址或者中间结果的一个以“先入先出”为原则的存储 区域。1.2.4. 寄存器的结构8086内部有14个16位寄存

11、器，按照它们的功能可以分为4类，即通用寄存器、段寄 存器、指令寄存器和标志寄存器。AX 作为累加器。BX基址寄存器。CX 计数寄存器。DX 数据寄存器。IP称为指令指针寄存器，用以存放预取指令在当前代码段的中偏移地址FLAGS称为标志寄存器，包括6个状态标志和3个控制标志。状态标志位记录了算术和逻辑运算结果的一些特征。CF：进位标志位PF：奇偶标志位AF：辅助进位位ZF：零标志位SF:符号标志位OF：溢出标志位控制标志位设置后便对其后的操作产生控制作用。TF：跟踪标志位。IF：中断允许标志位。DF：方向标志位。1.2.5. 内存的组织形式和访问地址的确定8086将可直接寻址的1M内存空间划分为

12、一个连续的区域，称为段。 段内各存储单元地址相对于该段的起始单元的位移量，称为段内偏移量。 程序中使用的存储器地址是由段基址和段内偏移地址组成，称为逻辑地址。物理地址=段基地址*10H+段内偏移地址。1.2.6. 8086 的工作方式8086 有两种基本的工作方式：最小方式和最大方式。最小方式：由8086提供系统所需要的全部控制信息，用来构成一个单处理器系统，此 时 MN/MX 接+5V。最大方式：由系统总线控制信号，专用的总线控制器8288，构成一个多处理机或协处 理机系统，此时MN/MX接地。1.2.7. 8086 的公共引脚信号VCC电源。采用土 10%单一+5V电源。AD15AD0为地

13、址/数据复用线，双向工作。在T1周期时，作为20位地址总线的低16 位发送地址信息。在其他T周期时作为数据线读/写16位数据。A19/S6A16/S3为地址/状态复用输出线。NMI 为非屏蔽中断申请输入线。INTR 为可屏蔽中断申请输入线。CLK为时钟输入线。2/3为周期为低电平，1/3周期为高电平。RESET 为系统复位信号输入线。READY 为“准备好”信号输入线。TEST为测试信号输入线。RD为读信号输出线。低电平有效时，表明正在对内存或外设进行读操作。MN/MX为最小/最大方式控制信息输入线。BHE/S7为总线高允许/S7状态输出。1.2.8. 最小方式下引脚的功能TNTA为中继响应信

14、号输出线。低电平有效。ALE 为地址锁存允许信号输出线。提供给地址锁存器的控制信号。DEN为数据允许信号输出线。为数据收发器输出允许信号。当CPU处于DMA方式时，此 线浮空。DT/R为数据发送/接收信号输出线。M/IO为存储器/输入和输出控制线。WR为写信号输出线。当低电平时表明cpu正在对内存或io端口进行写操作。HOLD为总线保持请求信号输入线。当CPU外的总线主设备要求占用总线时，发出高电 平的总线保持请求信号。HLDA为总线保持响应信息输出线。当CPU接收到HOLD信号后，便发出高电平有效的HLDA 信号以响应。M/IOWRRD对应的操作001写I/O端口010读I/O端口100写内

15、存110读内存X00无效信号X11非存储器或I/O读写 操作1.2.9. S2、S1及SO的组合与相应操作S2、S1和S0为总线周期状态信号输出线。S2 S1 S0对应的操作8288产生的控制信号000发中断响应信号INTA001读I/O端口IROC010写I/O端口IOWC 和 AIOWC011暂停无100取指令MRDC101读内存MRDC110写内存MWTC 和 AMWC111无效无1.2.10.时钟周期、总线周期和指令周期时钟周期：每两个时钟脉冲上升沿之间的时间间隔或每两个时钟脉冲下降沿的时间间隔。总线周期：CPU与外部交换信息是通过总线进行的，CPU通过总线与存储器或输入/输出 端口进

16、行一次数据传输所需要花费的时间。指令周期：执行一指令所需要的时间为指令周期，包括取指令、译码和执行指令等操作 的时间。等待周期：CPU对内存或外设接口进行读写操作时，当被选中进行数据读写的存储器或 外设接口无法在3个T （时钟周期）内完成数据读写，这时就由存储器或外设发出一个请求 延长总线周期的信息，CPU收到该请求信息之后，在T3和T4之间插入一个等待周期Tw，Tw 期间，总线上的状态一直保持不变。1.2.11. 汇编语言的结构和格式汇编语言是一种介于机器语言和高级语言之间的，以符号方式表示的面向机器的计算机 程序语言。其特点是：采用分段结构。最多可同时有代码段、堆栈段、数据段和附加数据段。

17、 段内有若干汇编语言语句组成。使用起始标号。 程序开始的语句。程序要正常退出到操作系统。一个完整的汇编源程序至少应包含两类语句：一类是指令性语句，即通常所说的符号指 令，另一类是指示性语句，即伪指令。指令性语句由标号及其后跟的冒号、指令助记符、操作数、分号及其注释等几部分组成。 标识符：是由程序号自由建立起来的有特定意义的字符序列。常量：常量是在汇编语言程序中具有一定数值的量。 表达式：是一个操作数和运算符组成的序列，表达式在汇编时由汇编程序自动计算，并 将计算得到的数值直接带入到生成的机器指令的相关操作数位置。1.3. 内部存储器及其接口1.3.1. 存储器的分类1、根据存储器放置的位置和在

18、计算机系统中的地位不同，存储器一般可分为通用寄存 器、高速缓存、内部存储器和外部存储器。2、按照存储介质可分为半导体存储器、磁存储器和光存储器。3、按照信息的存取方式，可分为只读存储器、随机存取存储器和顺序存取存储器。 半导体存储器从制造工艺上可以分为双极型和单极型。半导体存储器按照信息存取方式可为分只读存储器和随机存取存储器等。1.3.2. 存储器的层次结构CPU内的寄存器：高速缓冲存储器Cache。为了加快CPU和内存之间的数据读写速度，系统在内存与CPU 之间增加了高速缓冲存储器Cache，将CPU最近正在使用的或预计即将使用的数据存放在 Cache 中。内存存储器采用集成度比较高的动态

19、RAM,主要用来存储正在执行的程序的代码和数据。 外部存储器又称为辅助存储器。大容量外部存储器。 程序和数据首先是保存在外存，当程序要运行时，会将相关数据调入到内存，由于程序 局部性的特点，最近使用的数据段要暂时保存Cache中以便在不久的快速调用，Cache中 数据参与运算时有些会调入到寄存器中，并发往译码器进行译码。1.3.3. 半导体存储器的分类1、只读存储器ROM。掩膜ROM。PROM称为可编程ROM。EPROM称为可擦除的PROM。可以通过紫外线照射擦除，再次写入新的数据。EEPROM称为电可擦除可编程ROM。Flash Memory 闪存2、随机存取存储器。RAM是一种在正常工作时

20、随时对其数据进行读/写操作的存储器， SRAM称为静态的RAM。只要电源不掉电，内部存放的数据就不会丢失。速度快。DRAM称为动态RAM。电容罕放电，需要定期维持存储内容的正确，刷新。集成度高。 NVRAM称为非易失RAM。是SRAM和EEPROM的共同体。1.3.4. 半导体存储器性能的指标存储容量。就是内存所能容纳的二进制的总位数，以bit或位为单位。存储容量以字节 Byte作为基本单位。一个有K位的地址线，L位的数据线存储容量为2I*L位。存取时间。指CPU给出有效地址，启动一次存储读/写操作，到操作完成所经历的时间。 存取周期。指连续启动两次独立的存储器读 /写所需的最小时间间隔。可靠

21、性。用平均无故障时间MTBF来衡量。 性能/价格比。1.3.5. 常用的DRAM有哪些？常用的DRAM类型有以下几种。SDRAM称为同步动态随机存储器。工作原理就是将RAM与CPU以相同的时钟频率进行控 制，使用RAM和CPU的外频同步，彻底取消等待时间，所以也叫同步DRAM。SDRAM采用双存储体结构，当CPU访问一个存储体时，另一个存储体做好访问准备，两 个存储体自动切换。DDR SDRAM称为双倍速率SDRAM。SDRAM在一个时钟周期内只传输一次数据，它是在时 钟的上升期进行数据传输的。而DDR能够在时钟的上升期和下降期各传输一次数据，因此一 个时钟周期可以传输两次数据。DDR2 SD

22、RAM。拥有两位DDR的预读取能力，每个时钟周期能够以4倍外部总线的速度读 /取数据。DDR3 SDRAM。有8位的预存取能力。1.3.6. 内存系统中片选的控制方案 实现片选控制的方法主要有全译码法、部分译码法和线选法。1、全译码法。是指将系统的全部地址线参与到地址译码中，其中地址高位全部接到译 码器，形式片选信号，地址低位直接接到存储器芯片。全译码使用存储芯片都有唯一的地址。2、部分译码法。是将系统的部分地址线参与到地址译码中，通常是地址高位的一部分 接到译码器，形成片选信号，地址低位直接接到存储芯片。存储单元的地址不唯一，存储芯 片的地址范围也不唯一。3、线选法。不使用译码器，直接将地址

23、线的高位作为片选线。地址也会出现重叠的现 象。1.3.7. 存储器扩展的方式 存储器扩展通常有3种方式：位扩展、字扩展和字位扩展。1、位扩展。就是将若干片位数较少的存储芯片通过并联增加位数，从而得到给定位宽 的存储器。2、字扩展。是指数据位数不变，字的数量扩展。也就是将数据线、控制线和部分地址 并联，将另一部分地址线通过译码器形成片选信号决定每片芯片的地址范围。3、字位扩展。是指数据位和字都需要扩展。若存储芯片的容量是K*L位，需要组成M*N 位存储体，则该存储体需要(M/K)*(N/L)个存储芯片。M/K完成字扩展，N/L完成位扩展。1.3.8. 存储器的接口技术奇偶分体：“偶存储体”的地址

24、为偶地址，数据线同8086的低8位数据总线D7-D0相 连接，“奇存储体”的地址为奇地址，数据线同8086的高8位数据总线D15-D8相连接，“奇 偶存储器”分别由BHE和A0来片选，这种连接称为奇偶分体。边界对齐：如果一个数据有K个连续字节组成，该数据的地址是K的整数位，则称该数 据是边界对齐的1.3.9. 寻址方式 指令的寻址方式就是指令操作数的表示方式，也就是寻找操作数的方法。 根据操作数的类型，可以分为两个大类型：数据寻址和转移操作寻址。 立即寻址：数据作为指令的一部分，紧跟在操作码的后面。寄存器寻址：数据存放在CPU的某个寄存器中。 寄存器寻址、存储器寻址和I/O端口寻址。 根据操作

25、数有效地址的形成方法不同可分为： 直接寻址 寄存器间接寻址 基址寻址 变址寻址基址变址寻址1.3.10. 微机系统地址映射中断向量表：00000H0003FFH按照中断向量号顺序依次存放中断向量（中断处理程序 的入口），每个中断向量是4个字节，一共256个，占据1KB。BIOS数据区。00400004FFH。BIOS程序是存储在ROM中，数据则需要放在RAM中便于 读写，一般就放在BIOS数据区。DOS 管理区。传统视频缓冲区。扩展区域。扩展系统BIOS区域。系统BIOS区域。1.4. 输入输出与接口技术1.4.1. 什么是接口？接口是CPU与内存及CPU与外部设备之间通过总线进行连接的逻辑部

26、件或电路。1、通过接口实现微机与外部设备的隔离和信号转换。2、通过接口来进行缓冲和协调。3、使得CPU对IO设备的操作转化为对IO接口的操作。1.4.2. 微机的接口一般应具备哪些功能？1、作为微机与IO设备传递数据的缓冲。2、正确寻址与微机交换数据的IO设备。3、信号转换功能。4、提供微机与IO设备间交换数据所需的控制逻辑和状态信号。1.4.3. IO 接口的组成1、接口硬件 数据缓冲寄存器。简称缓存器，分为输入缓存器和输出缓存器两种。控制寄存器。用于存放处理发来的控制命令和其他信息，以确定接口电路的工作方式和 功能。状态寄存器。用于保存外设现行的各种状态信息。 数据总线和地址总线缓冲器。用

27、于实现接口芯片内部总线和处理器外部总线的连接。 端口地址译码器。用于正确选择接口电路内部和端口寄存器的地址，保证一个端口一个 地址码，正确无误的交换信息，完成IO操作。内部控制逻辑。用于产生一些接口电路内部的控制信号，实现系统控制总线与内部控制 信号之间的交换。对外联络控制逻辑。用于产生与接收CPU和外设之间数据传送的同步信号。2、接口软件初始化程序段。对可编辑接口芯片，通过其方式命令或初始化命令设置工作方式及初始 条件。传送方式处理程序段。针对CPU和IO设备不同的数据传送方式使用不同的处理程序段。 主控程序段。完成接口任务的程序段。程序终止与退出程序段。程序结束退出前对接口电路中硬件的保护

28、程序段。 辅助程序段。解决人机对话等内容。1.4.4. 什么是10端口？CPU和IO设备进行数据传送，在接口必须有一些寄存器或特定的硬件电路供CPU直接 存储访问，这就是IO端口。1.4.5. IO 端口的编址方式IO 统一编址。把每一个端口视为一个存储器单元，并赋予相应的存储器地址。优点：对IO的操作与对存储器的操作完全相同。外设数目或10寄存器数目只受总存储 容量的限制。使微机系统的读/写控制逻辑较简单缺点：占用了存储器的一部分空间。访问内存的指令一般较长，执行速度较慢。必须对 全部地址线译码，增加电路的复杂性。IO独立编址。将IO端口单独编址而不和存储器空间合在一起，两者的的地址空间相互

29、 独立。优点:IO端口地址不占用存储器地址空间，缺点：专用IO指令类型少，使程序设计灵活性差。处理能力不如存储器映像方式强。 控制逻辑复杂。1.4.6. IO 端口地址译码IO端口地址译码。使用地址总线的地址信号和控制信号实现对端口寄存器的开关控制， 实现对寄存器的读写完成CPU和外部设备的数据交换。一部分是高位地址线与CPU的控制信号进行组合，经译码电路产生IO接口的芯片的片 选 CS 信号实现系统中的片间寻址。另一部分是低位地址线不参加译码，直接连到IO接口芯片，进行片内端口寻址，即寄 存器寻址。1.4.7. CPU与外部设备的数据传送方式 传送数据的控制方式一般有以下几种。无条件传送方式

30、。输入时假设输入设备数据已经准备好，输出时假设输出设备是空闲的。 电路和程序设计简单，适合简单的设备。程序查询方式。条件传送方式，即CPU传送数据之前，主动查询外设是否就绪，数据传 送可靠，接口简单。在CPU不太忙且传送速度不高的情况下，可以采用。中断传送方式。无须反复测试外部设备的状态，没有准备好的情况下可以运行与传送数 据无关的其他指令。准备好后，主动向CPU请求中断，CPU响应请求，暂停正在运行的程序， 转入数据传送的中断子程序。适合计算工作量十分饱满、IO处理的实时性要求又很高的系 统。直接存储器存取方式（DMA）。通常用来传送大批量的数据块IO通道方式。IO处理机式。1.4.8. 为

31、什么DMA传送方式能实现高速传送用硬件实现存储器和存储器之间、存储器和IO设备之间直接进行高速数据传送，不需 要CPU的干预，减少了中间环节，而且存储器地址的修改和传送完成报告均由硬件自动完成。1.4.9. DMA方式传送的一般过程IO设备向DMAC发出DMA请求。DMAC在接到IO请求后，向CPU发出总线请求，请求CPU脱离对系统总线的控制，而DMAC 接管对系统总线的控制。CPU在执行完当前指令的当前总线周期后，向DMAC发出总线响应信号。CPU脱离对系统总线的控制，处于等待状态，由DMAC接管对系统总线的控制。DMAC向IO设备发出DMA应答信号。DMAC把存储器与IO设备之间数据传送的

32、有关地址送到地址总线，通过控制总线向存储 器和IO设备发出读或写信号。当设定的字节数据传送完毕后，脱离对系统总线的控制，CPU检测到总线请求信号变成无效后，也将总线响应信号变成无效，CPU恢复对系统总线的控制，继续执行被DMAC中断 的当前指令的当前总线周期。1.5. 中断系统1.5.1. 中断系统的概念中断。就是CPU暂停执行现行的程序，转而处理随机事件，处理完毕后再回到被中断的 程序，这一全过程称为中断。能够引发CPU中断的来源称为中断源。中断系统具有以下基本功能。具有屏蔽和开放的功能，使程序员能灵活控制。 具有中断级别的判断和控制功能，即能实现中断源排队。当有多个中断源申请中断时， 能根

33、据事先的设定及时响应中断。能实现中断嵌套 系统响应中断后，能自动进行中断处理。当中断处理完后能自动返回。1.5.2. 多中断源的识别和优先级的判别CPU的中断请求引脚与中断源的连接有下面两种方式。1对1的连接方式。1对多的连接方式。中断源识别和优先级判断法软件查询法。由中断处理程序也负责查询中断接口，确定是哪一个中断源发出的中断请求。查询的顺序是按照设备编号从小到大的顺序进行的。硬件查询法。又称为菊花链法，将所有的中断源的中断请求通过或门形成一根请求线送 到CPU的INTR引脚，而CPU会对INTR的请求发送中断响应信号INTA。优先级按照设备信 号在菊花链中传递的方向先后排列的，最先遇到的设

34、备优先级最高。请求线仲裁法。所有的中断源请求信号都进到中断控制器中，控制器会对请求信号编码， 然后通过一定的算法决定中断源的中断优先级。1.5.3. 8086的中断类型中断主要分为两大类，外部中断和内部中断。1、外部中断。是由外部中断源通过中断请求引脚发出的中断。INTR和NMI,它们分别 接受外部可屏蔽中断和不可屏蔽中断。可屏蔽中断。外部硬件中断可以通过FLAGS的IF位或通过8259A中的中断屏蔽寄存器 来屏蔽。TF清0PUSHFPOP AXOR AX，0100HPUSH AXPOPF不可屏蔽中断。外部硬件引发的中断，不受IF标志位影响，是不可屏蔽中断。内部中断。是由指令调用，或者指令运行

35、过程中出现错误或其他不正常情况而产生的中 断。1.5.4. 中断响应的处理过程当中断到来的时候，cpu首先要判断中断请求的类型，若为非屏蔽中断请求，贝yepU执 行完当前指令后，立即转入相应的中断处理程序，如果是屏蔽中断请求，则判断中断允许标志位FLAG的IF值，若为1, CPU停止处理正在执行的主程序，转而处理中断事件1、外设申请中断2、8086发出中断响应信号3、中断识别4、保护断点5、转入中断处理程序6、保护寄存器原始数据7、完成中断处理功能8、恢复寄存器的内容9、返回断点1.5.5. 中断响应栈的变化及保护断点的过程保护断点时，硬件自动将处理的标志寄存器FLASG压入栈，并清除其中的I

36、F位和TF 位，然后将代码段寄存器CS和指令指针IP压入栈。至此，栈顶中保存了返回断点时所需要 的信息。同时，由于IF被清，其他可屏蔽中断不再被响应。1.5.6. 中断向量中断的唯一识别号称为中断类型号。中断处理程序的入口地址，称为中断向量。按照中断向量号的顺序依次存放中断向量,每个中断向量是4字节，一共是256个中断 中断类型号的计算，中断向量地址 =中断类型号*41.5.7. 8259A的内部结构1、中断请求寄存器IRR。存放对应引脚IR7IR0的中断请求。2、中断屏蔽寄存器I MR。存放由程序设定的中断屏蔽字。3、优先级电路PR。检查中断源的中断请求的优先级，并和中断服务寄存器进行比较，

37、 确定是否让此中断请求送给CPU。4、中断服务寄存器ISR。存放正被服务的中断。5、数据总线缓冲器。对写入的命令字及状态信息写入或读出。6、读/写控制模块。接收片选信号CS，端口选择信号A0和读写控制信号RD及WR。7、控制电路。包含初始化命令字和操作命令字以及相关的控制逻辑。8、级联 /缓冲比较器。在级联方式的主/从结构中，用来存放比较设备代码。1.5.8. 8259A具有哪些工作方式？1、引入中断请求（中断触发）的方式边沿触发方式电平触发方式2、屏蔽中断源的方式通常屏蔽方式。0CW1特殊屏蔽方式。0CW33、优先级排队的方式固定优先级优先级轮转法。优先级自动轮换，指定轮换方式。4、中断嵌套

38、方式。指在一个中断处理程序还未结束之前，有一新的中断请求打断尚未执行完的中断处理程 序，使得CPU进入到新中断的中断处理程序中的现象。全嵌套方式。特殊全嵌套方式。5、结束中断的处理方式。自动中断结束方式。 非自动中断结束方式。1.5.9. 中断操作的能力初始化命令 1(ICW1)此命令用于中断请求触发方式的设置及8259A数量的选择。初始化命令 2(ICW2) 用于中断类型号的设置 。初始化命令 3(ICW3)用于中断级联方式 的设置初始化命令 4(ICW4)操作命令 1(OCW1) 用于中断屏蔽操作。操作命令 2(OCW2)1.6. 可编程定时/计数器1.6.1. 定时与计数的实现方法软件定

39、时。通过执行一段固定的循环程序来实现定时。占用大量的CPU时间，降低CPU 的利用率，通用性差。不可编程硬件定时。采用中小规模集成电路器件来构成定时电路。不占用CPU时间，电 路简单，定时值不能随便改变。可编程硬件定时。在不可编程硬件定时的基础上加以改进，使定时值和时间范围可以由 软件来确定和改变。目前，采用可编程定时计数器。1.6.2. 8254 内部结构和功能数据总线缓存器。向8254 写入工作方式命令字，写入计数初值，读取当前的计数值。读/写控制逻辑。通过片选信号CS选择内部寄存器，由读信号RD和写信号WR完成对选 定寄存器的读/写操作。控制字寄存器。计数器。 计数初值寄存器，计数器工作

40、单元，输出锁存器，状态寄存器。8254 具有以下基本功能：有 3 个独立的 16 位计数器。每个计数器可按二进制或十进制BCD计数每个计数器有6 种不同的工作方式。 每个计数器允许最高计数频率。8254有读回命令，除了能读出当前的计数单元内容，还可以读出状态寄存器内容。1.7. 可编程并行接口1.7.1. 8255A 的内部结构数据总线缓冲器。可直接与系统数据总线相连，实现CPU和端口之间的信息交换。 读/写控制模块。内部端口的选择和读/写操作。A组和B组控制模块。A组控制模块管理A 口和C 口的高4位，B组控制模块管理B 口和C 口的低4位。I/O端口。由3个8位端口寄存器，即A 口、B 口

41、和C 口组成。都可编程为输入/输出， 都数据锁存功能。C 口可以分为两个4位。PA7PA0为端口的输入/输出线，PB7PB0为端口 B的输入输出线，PC7PC0为端口 C的 输入输出线。C 端口的特殊应用。作为数据口。高4位PC7PC4与A 口组成A组，低4位PC3PC0与B 口组成B组。作为状态口。方式1和2有固定的方式字，从C 口读入。作为专用联络信号线。作按位控制用。8个引脚可以单独从1个引脚输出高/低电平。些时，C 口是作按位控制 用，而不是作数据输出用。1.7.2. 8255A 的工作方式方式 0。简单输入/输出方式，3 个口中的任何一个都可提供简单的输入和输出操作，即 无条件传送方

42、式。方式1。一种选择输入/输出方式，A 口和B 口均可工作在这种方式。方式2。双向选通10方式。只有A 口才有此方式。1.8. 串行通信与串行接口1.8.1. 数据传送方式与信号调制解调半双工方式。不能同时在两个方向上传送，只有有一个发送，另一个接收。 全双工方式。允许通信双方同时发送和接收。相当于把两个相反的单工方式组合在一起 需要两条传输线。计算机的通信是数字通信，传送要求传输线的频带很宽，而在进行远程数据通信时，使 用的是模拟信号，对二进制传输不适合，如果让数字信号在传输上直接传输，信号将发生严 重畸变和失真。因此发送方需要使用调制器将数字信号转换为模拟信号 ，接收方则使用解 调器转模拟

43、信号还原成数字信号。调制技术调频，调幅，调相3种。1.8.2. 异步串行通信异步串行通信。在通信的数据流中，字符间异步，字符内部各位间同步。以字符为信息 单位传送的同步串行通信。数据流中字符与字符之间各字符内部的位与位之间都是同步的。停止位。是一个字符数据的结束标志，逻辑1 的状态。空闲位。当线路上没有数据传送时，处于逻辑1 状态。接收端采用 16 倍频 ，有利于实现收发同步，抗干扰，提交异步通信的可靠性。为了保证通信的正确性，异步串行通信协议靠起始位和停止位来进行字符同步的，字符 正式发送之前先发一个起始位，字符结束时再发一个停止位。1.8.3. RS-232C 总线标准异步串行通信中应用最

44、广的标准总线。适合于传输速率在020KB/s范围通信，提供一 种公用电话网络来进行数据通信的技术规范。RS-232接口采用的是负逻辑，其逻辑电平与TTL电平大相径庭，不能兼容。因此，为 了实现与TTL电路的连接，必须进行电平转换。波特率收/发时钟频率=n*波特率1.9. 模拟接口1.9.1. 微机与控制系统接口传感器是一种物理装置，能够探测和感受外界信号、物理条件（光、热、温度、湿度） 或化学成分，并将探测到的物理信号转换成模拟的电信号。放大器负责将微弱的传感器信号进行放大。低通滤波用以降低噪声、滤去不必要的干扰，增加信噪比。采样保持。在实时采集系统中，由于被采样的模拟信号在连续不断地变化，A

45、D转换时 需要一定时间，在此期间，需要输入信号保持稳定。采样阶段存储元件跟踪模拟输入信号， 并将信号存于存储元件中，通过放大器输出，保持阶段模拟输入被断开，存储元件将断开前 瞬间存储的值经过放大器输出，将输出和保持的信号一致。量化就是以一定的量化间距为单位，把数值上连续的模拟量转换成数据上离散的数字量 的过程。编码。采用二进制数对量化后的数字量进行编码。AD 转换将传感器测量的物理量，转换为相应的数字信号 。DA 转换将数字量转换为相应的模拟信号。1.9.2. DA 转换器的主要性能指标1、分辨率。指DA转换器能够转换的二进制数的位数。例如，一个DA能够转换8位二进制，转换后的电压满量程是5V。最小电压=5V/256约 等于 20mV。2、转换时间。数字量输入到完成转换，且输出达到最终值并稳定为止所需的时间。3、精度。DA转换器实际输出电压与理论值存在的最大差距。相对精度。满刻度校准之后，任意数字输出对应的实际模拟输入值与理论值之差。绝对精度。实际要求的输入值与理论要求的输入值之差。4、DAC0832 的工作方式。双缓冲方式。把输入锁存器和DAC寄存器接成受控锁存方式。适用于多路DA同时进行 转换。转换的同时，可接收下一个转换的数据，从而提高速度单缓冲方式。输入锁存器和寄存器有一个处于直通方式，另一个处于受控的锁存方式。 直通方式。输入端 D7D0 一旦有数据输入就立即进行转换。