数字逻辑电路教程PPT第2章4MOS逻辑门

《数字逻辑电路教程PPT第2章4MOS逻辑门》由会员分享，可在线阅读，更多相关《数字逻辑电路教程PPT第2章4MOS逻辑门（76页珍藏版）》请在装配图网上搜索。

1、2.4 MOS逻辑门单极型MOS(Metal Oxide Semiconductor)集成电路分PMOS、NMOS和CMOS三种。NMOS电气性能较好，工艺较简单，适合制作高性能的存储器、微处理器等大规模集成电路。而由NMOS和PMOS构成的互补型CMOS电路以其性能好、功耗低等显著特点，得到愈来愈广泛的应用。下面主要介绍NMOS和CMOS门电路。NMOS管的开关特性MOS管和晶体管一样可以当开关用。如图所示，RD为负载电阻，T为负载。NMOS管的开关特性当用增强型NMOS做工作管时，如输入电压vI为高电平（大 于 开 启 电 压 VT）则NMOS管导通，开关闭合，输出电压vO为低电平。NMO

2、S管的开关特性输 入 电 压 vI为 低 电 平 时 则NMOS管截止，开关断开，输出电压vO为高电平。PMOS管的开关特性如输入电压vI为低电平则NMOS管截止，如同开关断开一样输出电压vO为高电平。A=1，开关断开，F=0，图(a)A=0，开关闭和，F=1，图(b)2.4.1 NMOS 门电路NMOS 反相器反相器NMOS 与非门与非门 NMOS 或非门或非门 NMOS 与或非门与或非门 NMOS 异或门异或门 NMOS 三态门三态门NMOS反相器T1管为工作管(驱动管、控制管)，T2管为负载管，故此电路称为有源负载反相器。VDDT2T1vOvIGGDSSDNMOS与非门具有两个输入端的N

3、MOS 与非门电路如图2-27所示。VDDT3T2FA图2-27 NMOS与非门T1B工作原理当输入A、B都为高电平时，串联的两个工作管T1、T2都导通，电路的输出即为低电平；VDDT3T2FA图2-27 NMOS与非门T1B工作原理当输入A、B中有一个为低电平时，则串联的两个工作管T1、T2中必有一个截止，则使电路输出为高电平。电路的输出与输入之间为与非逻辑关系，即VDDT3T2FA图2-27 NMOS与非门T1BNMOS或非门VDDT3T1FAT2B工作原理 因为两个工作管T1、T2相并联，所以只要输入A、B中有一个为高电平时，则相应的工作管必导通，使电路的输出为低电平；VDDT3T1FA

4、图2-28 NMOS或非门T2B工作原理只有输入A、B中都为低电平时，则并联的两个工作管T1、T2都截止，则使电路输出为高电平。电路的输出与输入之间为或非逻辑关系，即VDDT3T1FA图2-28 NMOS或非门T2BNMOS 与或非门与或非门VDDT5T1FA图2-29 NMOS与或非门T2BT3CT4D工作原理NMOS 与或非门电路中只要A、B和C、D两组输入中任一组输入全为高电平，则串联的两个工作管T1、T2或T3、T4才能都导通，使电路的输出为低电平；VDDT5T1FA图2-29 NMOS与或非门T2BT3CT4D工作原理当两组输入(A、B和C、D)中都有低电平时，则每组串联的工作管中必

5、有相应的工作管截止，则使电路输出为高电平。电路的输出与输入之间为与或非逻辑关系，即 VDDT5T1FA图2-29 NMOS与或非门T2BT3CT4DNMOS异或门异或门VDDT3T1FA图2-30 NMOS异或门T2BT5T4F1工作原理NMOS异或门电路由两部分组成：T1、T2和T3管组成同或门；T4、T5构成非门。VDDT3T1FAT2BT5T4F1工作原理当A、B都为高电平或都为低电平时，T1、T2都截止，F1为高电平，F为低电平；VDDT3T1FAT2BT5T4F1工作原理当A、B中有一个为高电平而另一个为低电平时，T1和T2中必有一个管导通，致使F1为低电平，F为高电平。VDDT3T

6、1FAT2BT5T4F1工作原理电路的输出与输入之间为异或逻辑关系，即VDDT3T1FAT2BT5T4F1NMOS三态门三态门NMOS三态门电路中A为数据输入端，E为控制端，F为输出端。工作原理当E为高电平时，两个或非门G1、G2输出均为低电平，致使T1、T2管都截止，电路输出F呈现高阻状态；工作原理若E为低电平时，两个或非门G1、G2都起非门作用，若A为低电平时，或非门G1输出为高电平，使T1管导通，同时使G2输出为低电平，使T2管截止，电路输出为低电平，F=A，电路具有三态输出功能。2.4.1 CMOS门电路Complementary-Symmetry Metal-Oxide Semico

7、nductorCMOS反相器反相器CMOS与非门与非门CMOS或非门或非门CMOS三态门三态门CMOS传输门传输门 CMOS反相器反相器CMOS反相器是构成CMOS集成电路的基本单元。电路组成如图2-32为CMOS反相器电路，是由互补的增强型NMOS管 T1和 PMOS管 T2串联组成的。两管的栅极连在一起，作为反相器的输入端，两个管子的漏极连在一起作为反相器的输出端。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器电源电压条件 CMOS反相 器要求电源电压大于两个管子开启电压的绝对值之和，即VDD|VT1|+|VT2|。VDDT2(P)T1(N)vOFvIASSG

8、GDD图2-32 CMOS反相器工作原理vI输入低电平时:当输入vI为低电平VIL且小于VT1时，T1管截管截止止。但对于PMOS负载管，由于栅极电位较低，使栅源电压绝对值大于开启电压的绝对值|VT2|，因此T2充分导通充分导通。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器vI输入低电平时由于T1的截止电阻远比T2的导通电阻大得多，所以电源电压差不多全部降落在工作管T1的漏源之间，使反相器输出高电平VOHVDD。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器vI输入高电平时当输入vI为高电平VIH且大于VT1时，T1管导通管导通。但

9、对于PMOS负载管，由于栅极电位较高，使栅源电压绝对值小于开启电压的绝对值|VT2|，因 此 T2管截止管截止。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器vI输入高电平时由于T2的截止时相当于一个大电阻，T1的导通电阻相当于一个较小的电阻，所以电源电压几乎全部降落在负载管T2上，使反相器输出低电平且很低，VOL0V。VDDT2(P)T1(N)vOFvIASSGGDD图2-32 CMOS反相器特点（1）CMOS反相器的静态功耗非常小静态功耗非常小。原因:由于CMOS反相器处于稳态时，无论是输出高电平还是输出低电平，其工作管和负载管必有一个截止而另一个导通，因此电

10、源向反相器提供的仅为纳安级的漏电流，所以CMOS反相器的静静态态功功耗耗非非常小常小。特点（2）CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。原因:由于CMOS反相器的工作管和负载管不同时导通，因此其输出电压不取决于两管的导通电阻之比。这样，通常可使PMOS负载管和NMOS工作管的导通电阻都较小。所以，CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。CMOS与非门 图2-33所示电路为两个输入端的CMOS与非门。图中两个串联的NMOS管T1和T2为工作管，两个并联的PMOS管T3和T4为负载管。VDDT4(P)T2(N)FBA图2-33

11、 CMOS与非门T1(N)T3(P)工作原理当输入A、B都为高电平时，串联的NMOS管 T1、T2管都导通，并联的PMOS管T3、T4都截止，因此输出为低电平；VDDT4(P)T2(N)FBA图2-33 CMOS与非门T1(N)T3(P)工作原理当输入A、B中有一个为低电平时，两个串联的NMOS管中必有一个截止，于是电路输出为高电平。电路的输入和输出之间是与非逻辑关系。VDDT4(P)T2(N)FBA图2-33 CMOS与非门T1(N)T3(P)CMOS或非门 图2-34所示电路为两个输入端的CMOS或非门。图中两个PMOS负载管T1和T2串联，两个NMOS工作管T3和T4并联。VDDT2(N

12、)F图2-34 CMOS或非门T1(N)T4(P)BAT3(P)工作原理当输入A、B至少有一个高电平时，并联的NMOS管 T1和T2中至少有一个导 通，串 联 的PMOS管T3、T4至少有一个截止，因此输出为低电平；VDDT2(N)F图2-34 CMOS或非门T1(N)T4(P)BAT3(P)工作原理当输入A、B都为低电平时，并联NMOS管T1和T2都截止，串联PMOS管T3和T4都导通，于是电路输出为高电平。电路的输入和输出之间是或非逻辑关系。VDDT2(N)F图2-34 CMOS或非门T1(N)T4(P)BAT3(P)CMOS三态门 图2-35所示为三态输出门电路。A是输入端，E是控制端，

13、F是输出端。图2-35 CMOS三态门VDDT2(N)FT1(N)T4(P)EAT3(P)1CMOS三态门当控制端E为高电平时，NMOS管 T1和PMOS管T4均截止，电路输出端F呈现高阻态；当控制端E为低电平时，T1和T4管同时导通，T2和T3管构成的CMOS 反相器正常工作。图2-35 CMOS三态门VDDT2(N)FT1(N)T4(P)EAT3(P)1CMOS传输门 CMOS传输门是逻辑电路的一种基本单元电路，其功能是一种传输信号可控开关电路。电路组成 CMOS传输门电路如图所示。它是利用结构上完全对称的NMOS管和PMOS管，按闭环互补形式连接而成的一种双向传输开双向传输开关关。VDD

14、vI/vOvO/vITPTNCC(a)逻辑电路电路组成因为MOS管的漏极和源极在结构上完全对称，可以互换，所以传输门的输入端和输出端也可以互换。传输门的导通电阻很低，约几百欧姆，相当于开关接通，其截止电阻很高，可大于109欧姆，相当于开关断开。接近于理想开关。VDDvI/vOvO/vITPTNCC(a)逻辑电路TGvI/vOvO/vICC(b)逻辑符号图2-36 传输门VDDvI/vOvO/vITPTNCC(a)逻辑电路工作条件 设NMOS管TN和PMOS管TP的开启电压绝对值均为3V，输入信号电压的变化范围在010V之间，加在两管栅极上的控制信号的高、低电平分别为10V和0V(C=10V，=

15、0V或C=0V，=10V)。VDDvI/vOvO/vITPTNCC(a)逻辑电路工作原理若C=0V，=10V时，时，TN和和TP同时截止，故传输同时截止，故传输门截止门截止，则输入和输出之间呈现高阻态，相当于开关断开开关断开；VDDvI/vOvO/vITPTNCC(a)逻辑电路工作原理输入和输出之间呈现低阻状态，相当于开开关接通关接通。若C=10V，=0V且vI在07V之间变化时，TN管导通；而vI在310V之间变化时，TP管导通；故故vI在在37V之间变化时，之间变化时，TN、TP管均导通管均导通。VDDvI/vOvO/vITPTNCC(a)逻辑电路结论C=1，=0时，传输门时，传输门导通；

16、导通；而而C=0，=1时，传输时，传输门截止。门截止。由此可见，CMOS传输门的导通和截止取决于控制端所加的电平。VDDvI/vOvO/vITPTNCC(a)逻辑电路模拟开关利用CMOS传输门和非门可构成模拟开关，如图2-37所示。当C=1时，模拟开关导通，vO=vI；当C=0时，模拟开关截止，输入和输出之间断开。TGvIvOCC图2-37 模拟开关例：例：试分析图2-38所示电路的逻辑功能。TGFA图2-38 例图200kVDD解解：由模拟开关的功能知：当A=1时，开关接通。传输门导通时，其导通电阻小于1k，1k与 200k电阻分压，输出电平近似为0V。而A=0时，开关断开，呈高阻态。109

17、以上的电阻与200k电阻分压，输出电平近似为VDD。故电路实现了非逻辑功能非逻辑功能。TGFA图2-38 例图200kVDD1TTL逻辑门多余输入端的处理逻辑门多余输入端的处理多余输入端是指输入端个数多出实现逻辑函数所需个数的那些输入端。对多余输入端的处理，必须以不影响逻辑功能又能保证电路稳定可靠工作为原则。一般多余端不允许悬空。对于与、与非、与或非中的与，根据A与1为A，A与A为A，可以将多余输入端通过电阻接电源，或与有用输入端并接。对于或、或非、与或非中的或，根据A或0为A，A或A为A，可以将多余输入端接地，或与有用输入端并接。集成集成TTL和和CMOS门的结构和特点门的结构和特点集成逻辑

18、门的输入级和输出级都是由三极管组成的逻辑门为TTL门。由NMOS管和PMOS管组成的互补MOS门为CMOS门。TTL门和CMOS门都有多种系列。不同系列的逻辑门的电气性能有所不同。例 如，TTL与 非 门 就 有 四 种 系 列(T1000,T2000,T3000,T4000)，它们都实现与非逻辑功能，但在电气性能上有所不同。集成集成TTL和和CMOS门的结构和特点门的结构和特点TTL门的输入级为多发射极晶体管，输出级为推拉式电路。CMOS非门由一个NMOS管和一个PMOS管构成。NMOS管的栅极和PMOS管的栅极接在一起作为非门的输入端，两个MOS管的漏极接到一起作为非门的输出端，只要是CC

19、4000系列的CMOS门电路，它们的输入、输出电路就和CMOS非门一样。集成集成TTL和和CMOS门的结构和特点门的结构和特点TTL门是双极型数字集成电路中的一种。双极型数字集成电路除TTL之外，还有ECL，I2L，HTL等。ECL的工作速度最快，但抗干扰能力差，多用于超高速电路中。I2L有低功耗、低电压、集成度高等特点，适用于大规模集成电路的内部逻辑电路。HTL的工作电压较高，抗干扰能力较强，但工作速度较低，多用于低速、高抗干扰的工业设备中。集成集成TTL和和CMOS门的结构和特点门的结构和特点CMOS是MOS集成电路中的一种。除CMOS之外，MOS电路还有NMOS和PMOS两种电路。由于N

20、MOS的工作速度快，所以多用于制作高性能的存储器、微处理器等大规模集成电路中。集成集成TTL和和CMOS门的结构和特点门的结构和特点TTL门和CMOS的电路结构不同。这就决定了它们有各自的特点。在使用逻辑门时，必须考虑它们的特点。TTL门和CMOS门的特点如下:集成集成TTL和和CMOS门的结构和特点门的结构和特点TTL门的输入端为多发射极晶体管的发射极。TTL门的输入端悬空时，不可能有发射极电流从发射极流出。这与TTL门输入端接高电平时，没有发射极电流从发射极流出的效果一样，故认为TTL门输入端悬空在逻辑上为1。集成集成TTL和和CMOS门的结构和特点门的结构和特点而CMOS门的输入端为NM

21、OS管和PMOS管的栅极(接在一起)，当CMOS门的输入端悬空时，不可能在栅一源之间加上电压，当然MOS管就不会导通，故不能认为CMOS门输入端悬空逻辑上为l。CMOS门输入端悬空在输入端既末加高电平，也未加低电平(NMOS门输入端悬空可以认为逻辑上是0)。集成集成TTL和和CMOS门的结构和特点门的结构和特点“开门电阻、关门电阻”及输入负载特性只适用于TTL门，而不适用于CMOS门。TTL门的输入端为多发射极晶体管的发射极。当有发射极电流从发射极流出，并通过接在TTL门输入端的电阻RI到地时，就会在RI上产生压降，即在TTL门输入端加上了电压。便出现了输入端接大电阻(大于开门电阻)相当于接高

22、电平，输入端接小电阻(小于关门电阻)相当于加低电平一说(T4000系列与非门的ROFF较其他系列大很多)。集成集成TTL和和CMOS门的结构和特点门的结构和特点而MOS管的栅极电流几乎为0，不可能在RI上产生压降，无论加多大电阻，也不可能便MOS管导通，与末加电压的效果是一样的。集成集成TTL和和CMOS门的结构和特点门的结构和特点TTL门的输出电阻低，而CMOS门的输出电阻高。TTL门输出为低电平时，输出级的T5管处干饱和导通状态，输出电阻很小(约在10以内);输出高电平时，T4和T3管构成射极跟随器，输出电阻也很低。集成集成TTL和和CMOS门的结构和特点门的结构和特点由于CC4000系列

23、门输出电路为非门，输出为高电平时PMOS管导通，NMOS管截止，输出为低电平时，PMOS管截止，NMOS管导通，所以，无论输出为高电平还是低电平,输出电阻都为MOS管的导通电阻。又由于MOS管的导通电阻较大，所以，CMOS门的输出电阻较大。集成集成TTL和和CMOS门的结构和特点门的结构和特点CMOS门的输入电流远小于TTL门的输入电流。由于CMOS门采取绝缘栅场效应管，所以栅极电流几乎为零。CMOS或非门CC400l在VDD=l8V时，输入电流II才等于0.1A，而 T1000系 列 与 非 门 的 IIH=40A，IIL=1.6mA。集成集成TTL和和CMOS门的结构和特点门的结构和特点C

24、MOS门的功耗较TTL门的功耗小很多。TTL门的静态电源电流为几十毫安(T4000系列为几毫安)。而CMOS门在VDD=15V时，静态电源电流才1A。可见，CMOS门的功耗远小于TTL门的功耗。集成集成TTL和和CMOS门的结构和特点门的结构和特点CMOS门的输出高电平电流和输出低电平电流相等；而TTL门的输出高电平电流远小于输出低电平电流，而且CMOS门输出低电平电流远小于TTL门的输出低电平电流。集成集成TTL和和CMOS门的结构和特点门的结构和特点CMOS门的扇出系数大于TTL门的扇出系数，但CMOS的输出电流特别是低电平电流要远小于TTL门的输出低电平电流。扇出系数是指逻辑门带同类门的

25、个数。由于CMOS门的输入电流非常小，所以CMOS门的扇出系数大。扇出系数大只表明带同类门的个数多，而不一定表明输出电流大。集成集成TTL和和CMOS门的结构和特点门的结构和特点TTL门的工作速度比CC4O00系列CMOS门的工作速度快，这表现在TTL门的传输延迟时间小于CC4O00系列的传输延迟时间。TTL门 传 输 延 迟 时 间 在 几 一 几 十 纳 秒，CC4O00系列CMOS门的传输延迟时间在几十一几百纳秒。可是，高速CMOS(54/74HC系列)的传输延迟时间才为9ns是普通CMOS电路的十分之一，与54LS/74LS系列的TTL电路相当。另外，高速CMOS电路使用5V电源，逻辑

26、电平与TTL电平兼容。集成集成TTL和和CMOS门的结构和特点门的结构和特点CMOS门的抗干扰能力大于TTL门的抗干扰能力。CMOS门的噪声容限接近于VDD/2，而TTL门的噪声容限才为0.4V。TTL门 的 供 电 电 源 是 固 定 的(VCC=5V)，而CMOS门 的 供 电 电 源 是 可 以 改 变 的(VDD=518V)。使用CMOS和TTL时，不用的输入端都不得悬空。使用CMOS门时，要注意输入电路的静电防护，输入保护电路的过流保护，CMOS锁定效应的防护。例试写出由TTL门构成的逻辑图如图所示的输出F。由TTL门输入端悬空逻辑上认为是1可写出 例试分别写出由TTL门和CMOS门构成的逻辑图的表达式或逻辑值。由TTL门组成上面逻辑门由于10k大于开门电阻RON，所以，无论 A、B为何值 例试分别写出由TTL门和CMOS门构成的逻辑图的表达式或逻辑值。由CMOS门组成上面逻辑门由于CMOS无开门电阻和关门电阻之说，所以，