《2023年四川轻化工大学网络工程专业《计算机组成原理》科目期末试卷A(含答案)》由会员分享，可在线阅读，更多相关《2023年四川轻化工大学网络工程专业《计算机组成原理》科目期末试卷A(含答案)（20页珍藏版）》请在装配图网上搜索。
1、2023 年四川轻化工大学网络工程专业计算机组成原理科目期末试卷A有答案一、选择题1、一个存储器的容量假定为 MN，假设要使用 Ik 的芯片IM，k指令周期CPU 周期B.指令周期 CPU 周期时钟周期C.CPU 周期指令周期时钟周期D.CPU 周期时钟周期指令周期10、在无转发机制的五段根本流水线取指、译码 /读存放器、运算、访存、写回存放器 中，以下指令序列存在数据冒险的指令对是 。I1：addR1，R2，R3；R2+R3R1 I2：addR5，R2，R4；R2+R4R5 I3：addR4，R5，R3；R5+R3R4 I4：addR5，R2，R6；R2+R6R5A.I1 和 I2B.I2
2、和 I3C.I2 和 14D.I3 和 1411、以下关于指令流水线数据通路的表达中，正确的选项是 。A.包含生成掌握信号的掌握部件B.包含算术规律运算部件 ALU C.包含通用存放器组和取指部件D.由组合规律电路和时序规律电路组合而成12、设指令由取指、分析、执行 3 个子部件完成，每个子部件的工作周期均为 At，承受常规标量流水线处理器。假设连续执行 l0 条指令，则需要的时间为 。A.8tB.10tC.12tD.14t 13、执行操作的数据不行能来 。A.存放器B.指令本身C.掌握存储器D.存储器14、内部特别内中断可分为故障Fault、陷阱Trap和终止Abort三类。以下有关内部特别
3、的表达中，错误的选项是 。A.内部特别的产生与当前执行指令相关B.内部特别的检测由 CPU 内部规律实现C.内部特别的响应发生在指令执行过程中 D.内部特别处理后返回到发生特别的指令连续执行15、特别是指令执行过程中在处理器内部发生的特别大事，中断是来自处理器外部的恳求大事。以下关于中断或特别状况的表达中，错误的选项是 。A.“访存时缺页”属于中断B.“整数除以 0”属于特别C.“DMA 传送完毕”属于中断D.“存储保护错”属于特别二、填空题16、CPU 能直接访问和，但不能直接访问磁盘和光盘。17、一位十进制数，用 BCD 码表示需位二进制码，用 ASCII 码表示需位二进制码。18、从操作
4、数的物理位置来说，可将指令归结为三种类型：存储器-存储器型， 19、计算机硬件包括、适配器，输入/输出设备。20、多个用户共享主存时，系统应供给。通常承受的方法是保护和 保护，并用硬件来实现。21、指令字长度有、三种形式。22、当今的 CPU 芯片除了包括定点运算器和掌握器外，还包括、运算器和 治理等部件。23、总线同步定时协议中，大事消灭在总线的时刻由信号确定，总线周期的长度是的。24、RISC 的中文含义是，CISC 的中文含义是。25、双端口存储器和多模块穿插存储器属于存储器构造。前者承受技术， 后者承受技术。三、名词解释题26、软件兼容：27、CD-ROM：28、指令格式：29、主设备
5、：四、简答题30、DRAM 存储器承受何种方式刷？有哪几种常用的刷方式？31、不算 CPU 中的存放器级存储系统一般由哪三级组成？请分别简述各层存储器的作用存放什么内容及对速度、容量的要求。32、存储器的层次构造主要表达在什么地方？为什么要分这些层次？计算机如何治理这些层次？33、对于二地址指令而言，操作数的物理地址可安排在什么地方？举例说明。五、计算题34、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16 个字，访问Cache的时间是10ms，填充一个Cache字块的时间是200ms，Cache 的初始状态为空。1） 假设按字寻址，请定义主存地址字段格式，给出各
6、字段的位宽；2） CPU从主存中依次读取位置16210的字，循环读取10次，则访问Cache的命中率是多少？310次循环中，CPU平均每次循环读取的时间是多少？35、设浮点数字长为16位，其中阶码5位含一位阶符，尾数11位含一位数符，将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。36、假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址和二地址3种格式。1） 设操作码固定，假设零地址指令有M种，一地址指令有N种，则二地址指令最多有多少种？2） 承受扩展操作码技术，二地址指令最多有多少种？3） 承受扩展操作码技术，假设二地址指令有P条
7、，零地址指令有Q条，则一地址指令最多有几种？六、综合题37、某计算机存储器按字节编址，虚拟规律地址空间大小为16MB，主存物理地址空间大小为1MB，页面大小为4KB；Cache承受直接映射方式，共8行； 主存与Cache之闸交换的块大小为32B。系统运行到某一时刻时，页表的局部内容和Cache的局部的容如图3-50和图3-51所示，图中页框号及标记字段的内容为十六进制形式。请答复以下问题：1） 虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框号物人理页号？2） 使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。3） 虚拟地
8、址001C60H所在的页面是否在主存中？假设在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。4） 假定为该机配置一个4路组相连的TLB，该TLB共可存放8个页表项，假设其当前内容十六进制如下图，则此时虚拟地址 024BACH所在的页面是否在主存中？ 要求说明理由。38、承受微程序掌握器的某计算机在微程序级承受两级流水线，即取第i+1条微指令与执行第i条微指令同时进展。假设微指令的执行时间需要40ns，试问：1） 假设掌握存储器选用读出时间为30ns的ROM，在这种状况下微周期为多少？ 并画出微指令执行时序图。2） 假设掌握存储器选用读出时间为50ns的
9、ROM，在这种状况下微周期为多少？ 并画出微指令执行时序图。39、假设某计算机有5级中断，中断响应优先级为12345，而中断处理优先级为14523，要求：1） 设计各级中断效劳程序的中断屏蔽位假设1为屏蔽，0为开放。2） 假设在运行用户程序时，同时消灭第2、4级中断恳求，而在处理第2级中断过程中，又同时消灭1、3、5级中断恳求，试画出此时CPU运行过程示意图。参考答案一、选择题1、C2、D3、B4、C5、A6、A7、A8、C9、B10、B11、A12、C13、C14、D、15、A二、填空题16、cache主存17、4718、存放器一存放器型 存放器一存储器型19、运算器 存储器 掌握器20、存
10、储保护 存储区域 访问方式21、单字长 半字长 双字长22、cache 浮点 存储23、总线时钟 固定24、精简指令系统计算机 简单指令系统计算机25、并行 空间并行 时间并行三、名词解释题26、软件兼容：一个计算机系统上的软件能在另一个计算机系统上运行，并得到一样的结果，则称这两个计算机系统是软件兼容的。27、CD-ROM：计算机中只读型光盘的主要标准。28、指令格式：指定指令字段的个数，字段编码的位数和编码的方式. 29、主设备：获得总线掌握权的设备四、简答题30、答：DRAM 承受读出方式进展刷。由于读出过程中恢复了存储单元的MOS 栅极电容电荷，并保持原单元的内容，所以读出过程就是再生
11、过程。常用的刷方式由三种： 集中式、分散式、异步式31、答：A、主存：存放需要 CPU 运行的程序和数据，速度较快，容量较大；B、Cache： 存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；C、外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。32、答：存储器的层次构造主要表达在 Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于 Cache 的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使
12、用的存储器其容量和位 价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看， 就到达了速度快、容量大、位价低的优化效果。主存与 CACHE 之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛承受虚拟存储技术实现，马上主存与辅存的一局部通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间物理地址空间大得多的虚拟地址空间规律地址空间编程，当程序运行时，再由软、硬件自动协作完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透亮的。33、答：对于二地址指令而言，操作数的物理地址可安排在存放器内、指令中或
13、内存单元内等。五、计算题34、解析：1） 按字寻址，每个块有16个字，故字块内地址为4位。Cache有128个字块，故Cache字块地址为8位。主存包含16K个字块，故主存地址总共14位。则主存字块标记位数为14-8- 位。4=22） Cache中每个块16个字，故16210位置的字，依据直接映射可分别放入Cache的第113块。由于Cache的初始状态为空，循环读取10次时，第一次循环第16、32、48、64、208位置的字均末命中，共13次，其他位置均命中，后面9次循环每个字都命中。故Cache的命中率为1-13/19510=99.3%。3） 第一次循环需要填充Cache13次，访问Cac
14、he 195-13=182次，总时间为200ns13+10ns182=4420ms。其余9次循环只需访问Cache195次，总时间为19510ns9=17550ns。故平均访问时间为 17550ns+4420ns/10=2197ns。35、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。定点数表示：x=0.0001101000。浮点数规格化表示：x=0.11010000002-1“1。定点机中：x =x =x =0.0001101000。原补反浮点机中：x原=1，0011；0.1101000000。x补=1，1101；0.1101000000。x反=1，110
15、0；0.1101000000。36、解析：1） 由于操作数的地址码为6位，因此二地址指令中操作码的位数为16-6-6=4位， 即操作码只占4位。又由于操作码固定，因此零地址指令、一地址指令、二地址指令的总和不能超过16。现零地址指令有M种，一地址指令有N种，全部二地址指令最多有16-M-N种。2） 在1中算得二地址指令的操作码为4位，即最多有20=16条指令。但是确定不能取16。假设取了16，就不能扩展成一地址指令和零地址指令了。因此，二地址指令最多只能有15条。3） 由于操作码位数可变，且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位，因此二地址指令每削减一条，就可
16、以多出26条一地址指令；一地址指令每削减一条，就可以多出26条零地址指令。依据以上分析，假设一地址指令有X条，则一地址指令最多有24-P26条，零地址指令就应当最多有24-P26-R26条。依据题中给出的零地址指令有Q条，则可以得出一个公式，如下：Q=24-P26-R26可解得：R=24-P26- Q2-6六、综合题37、解析：1由于虚拟地址空间大小为16MB，且按字节编址，因此虚拟地址共有24位24=16M。由于页面大小为4KB212=4K，因此虚页号为前12位。由于主存物理地址空间大小为1MB，因此物理地址共有20位220=lM。由于页内地址有12位，因此20-12=8，即前8位为页框号。
17、2） 由于 Cache 承受直接映射方式，因此物理地址应划分成 3 个字段，如下：分析：由于块大小为32B，因此字块内地址占5位。又由于Cache共8行，因此字块标记占3位。综上所述，主存字块标记占20-5-3=12位。3） 虚拟地址001C60H的虚页号为前12位，即001H=1。查表可知，其有效位为1，故在内存中。虚页号为l对应页框号为04H，故物理地址为04C60H。由于承受的是直接映射方式，因此对应Cache行号为3。尽管有效位为1，但是由于标记位04CH#105H，故不命中。4） 由于承受了4路组相连的，因此TLB被分为2组，每组4行。因此，虚地址应划分成3个字段，如下：将024BA
18、CH转成二进制为000000100100101110101100，可以看出组号为0。标记为00000010010，换成十六进制为000000010010高位补一个0， 即012H，从图3-51中的0组可以看出，标记为012H页面的页框号为1F，故虚拟地址024BACH所在的页面在主存中。38、解析：在执行本条微指令的同时，预取下一条微指令。由于这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期1） 假设掌握存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。由于取第i+1条微指令与执行第i条微指令同时进展，
19、所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种状况下微周期取最长的时间，即40ns。2） 假设掌握存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种状况下微周期需取50ns。39、解析：1） 中断屏蔽是用来转变中断处理优先级的，因此这里应当是使中断屏蔽位实现中断处理优先级为14523。也就是说，1级中断的处理优先级最高，说明1级中断对其他全部中断都屏蔽，其屏蔽字为全1：3级中断的处理优先级最低，所以除了3级中断本身之外，对其他中断全都开放，其屏蔽字为00100。以此类推，得到全部各级中断的中断效劳程序中设置的中断屏蔽字见下表。2） CPU 运行程序的
20、执行过程如以下图所示。具体过程说明如下：在运行用户程序时，同时消灭2、4级中断恳求，由于用户程序对全部中断都开放，所以，在中断响应优先级排队电路中，有2、4两级中断进展排队判优，依据中断响应优先级24，因此先响应2级中断。在CPU执行2 级中断效劳程序过程中，首先保护现场、保护旧屏蔽字、设置的屏蔽字01100， 然后，在具体中断处理前先开中断。一旦开中断，则马上响应4级中断，由于2级中断屏蔽字中对4级中断的屏蔽位是0，即对4级中断是开放的。在执行4级中断结束后，回到2级中断效劳程序执行：在具体处理 2级中断过程中，同时发生了 1、3、5级中断恳求，由于2级中断对1、5级中断开放，对3级中断屏蔽，所以只有1和5两级中断进展排队判优，依据中断响应优先级15，所以先响应1级中断。由于1 级中断处理优先，级最高，所以在其处理过程中不会响应任何的中断恳求，直到1级中断处理完毕，然后返回2级中断：由于2级中断对5级中断开放，所以在2级中断效劳程序中执行一条指令后，义转去执行5级中断效劳程序，执行完后回到2级中断，在2级中断效劳程序执行过程中，虽然3级中断有恳求，但是，由于2级中断对3级中断不开放，所以，3级中断始终得不到相应。直到2级中断处理完回到用户程序，才能响应并处理3级中断。
2023年四川轻化工大学网络工程专业《计算机组成原理》科目期末试卷A(含答案)
