一种新型8位DAC的设计

《一种新型8位DAC的设计》由会员分享，可在线阅读，更多相关《一种新型8位DAC的设计（24页珍藏版）》请在装配图网上搜索。

1、一种新型8位DAC的设计2010年年 8月月14日日中国科学院高能物理研究所中国科学院高能物理研究所罗江平江平中国科学院中国科学院“核探核探测技技术与核与核电子学子学”重点重点实验室室DAC的应用DAC应用：精确电压源的产生音频信号的重建视频信号的产生微型处理器中的低功耗DAC本设计主要是应用在高能物理读出电子学上面,提供甄别器的阈值.国内外的应用ATLAS pixel chipBES MDC电子学系统，校准刻度直流电压产生电路 OPERA Chip (LAL ORSAY)DAC 组成框图 D/A转换器一般由数字寄存器模拟电子开关电路，解码网络，求和电路以及基准电压组成。数字量以串行或者并行方

2、式输入，本设计中采用一个串并转换电路代替数字寄存器来控制输入。工作原理数模转换器的功能就是把数字量转换成模拟量，通常这种转换是线性 的。设 数 模 转 换 器 输 入 的 数 字 量 为 n位 二 进 制 码D（D=D1D2.Dn），D1为最高位（Most Significant Bit,简称MSB），Dn为最低位（Least Significant Bit，简称LSB），则输出模拟量A与输入数字量D之间的函数关系可以用下式来表示：输出模拟量与输入数字量成正比。输出模拟量由一系列二进制分量叠加而成的，每一个二进制分量为该位的权与模拟参考量K的积,，数模转换器的基本工作原理是基于权的控制，即权电

3、压相加或权电流相加。倒T型结构的尝试问题：单调性不好毛刺（比较宽）功耗大原因：开关不同步 TWO STAGE RESISTIVE DIVIDER DAC 借鉴的结构,可分为coarse resistor(M bit)和fine resistor(N bit),总的电阻个数2M+2N2M+N节省面积结构选择考虑因素:Process&mismatch dispersionRadiation impact电阻型DAC主体结构 Ron=L/(W*B*(Vgs-Vt)Bandgap for RP RN带隙基准电压随温度变化曲线，近似零温度系数DAC静态性能（INL,DNL)的测试 测试DAC时，理想的A

4、DC用来将输入标准模拟信号（正弦、ramp）转为数字正弦、ramp 经过待测dac得到输出模拟阶梯波与输入瞬态波形相减得到.INL测试(DACA+dac_inl_8bit)INL(0.27985LSB)DNL测试(DACA+dac_dnl_8bit)DNL(0.274201LSB)INL和DNL测试DNL=|(VD+1-VD)/VLSB-IDEAL-1|,where 0 D 2N-2.INL=|(VD-VZERO)/VLSB-IDEAL-D|,where 0 D 2N-1.ENOB=SNR-1.76/6.02Tsettle(建立时间测试)测试方法:输入ramp+idealADC(ramp刚好满

5、足在01111111到10000000所对应的值,考虑这时开关同时开,闭合建立时间应该最长)测得建立时间约为65ns(稳定到误差1%以内)芯片版图DAC电阻串以及控制开关及相应 控制门级电路版图版图部分主要考虑了对称以及匹配,以及添加保护环DAC Tran的波形00000000到1111111转换图00000000到10101010转化图分析它们模拟信号随数字输入码变化依次上升的波形对我们掌握工作原理很有用处综合数字电路以及Modelsim功能仿真数字电路部分主要实现串并转换的功能Wr_en,使能管脚Dsync 同步信号1.首先必须加reset信号2.一次输入8bit的数字信号(串行),同步信

6、号dsyc必须跟输入信号保持同步3.在八位的数字信号接收后必须等待一个时钟的时间(要考虑版图带入的寄生延迟)这时候使读写wr_en信号有效4.保持wr_en有效直到下一个串行输入脉冲的到来全芯片版图及LVS简化网表以加快仿真速度以及更快定位大寄生电阻和电容net.抽取电容时在PEX rule里增加选项PEX REDUCED LUMPED C 10可以大大简化网表.在XRC的rule file当中增加如下选项PEX YOLERANCE DISTRIBUTED R 10将每个net寄生小电阻阻值迭加大大简化网表，（从行减少到行左右）后仿真DNL(差分非线性)INL(积分非线性)后仿的一些经验教训1

7、.对于具有比较多的数字逻辑单元的schematic最好调用 已有的数字单元库,因为它具有更好的工艺稳定性,最重要的是寄生效应会小的多.2.布局必须合理,从电气角度出发,不能只顾及电路的美观.3.对于电源布局可以考虑上下布VDD,中间布VSS.衬底和地要分开,减少藕荷噪声.4.后仿DNLINL过大(采用理想8bitADC测试方法)通过对每个net进行细仿，确定为电源线以及输出NET的寄生电阻电容效应太大，由此带来了毛刺，IR_drop效应,采用固定周期取稳定点然后线性拟合后结果没问题DAC一些想法1.就本设计而言如果只是根据串行输入得到一个基准压值的话没必要用到串并转换电路,可以考虑用更简单的方

8、法,比如用移位寄存器再通过锁存同步输入DAC的模拟部分管脚即可,这样可避免PAD的寄生电容电阻给DAC带来glitch.2.对此次设计后仿的glitch问题的解决方案有两个:a.减慢时钟沿速度 b.在串行数据输入时才同步加入时钟,其他时刻关断时钟.3.要得到一个特别精确的基准电压值必须采用新的结构(这个有待进一步的研究)仿真指标设计采用新加坡特许半导体（Chart）0.35um SiGe 工艺，3.3V单电源供电，工艺成熟稳定。在正常的工作温度（25），不同的工艺角（Typical、SS、FF、FS、SF）下仿真（图6、7）得到DAC性能如下表所示:DNL（微分非线性）-0.3LSB+0.3L

9、SBINL（积分非线性）-0.15LSB+0.25LSBTsetup(建立时间)65ns74nsPower disipassion3.5mw4mwFSR+(11111111)1.21 VFSR-(00000000)0 VDAC芯片测试测试方法:ADC(12bit)+DAC+ADC测试方案1.静态测试 INL+DNL测试,12位的输入码字从0000到1111依次增加,施加到被测DAC,DAC将8位的输入码字转换成模拟电压并加到ADC上,ADC的输出送入FPGA与输入码字进行减法运算并进行拟和得到数据输出的任何一位中出现1就是INL,每个连续的数字误差输出中的变化就是DNL.2.动态测试 送入sin正弦波经过ADC生成数字正弦码,送入被测DAC中,得到数字信号,再经过ADC进行转换,得到的数字信号送入示波器进行DFT分析得到SNR,ENOB等动态信息.DAC 测试板电路 Thanks!