软件无线电基础实验平台-20130309-范玉衡

《软件无线电基础实验平台-20130309-范玉衡》由会员分享，可在线阅读，更多相关《软件无线电基础实验平台-20130309-范玉衡（46页珍藏版）》请在装配图网上搜索。

1、第 二 讲软 件 无 线 电 基 础 实 验 平 台 范 玉 衡科 B257A 1/46 主 要 内 容n 软 件 无 线 电 技 术 实 验 平 台 介 绍n 基 本 工 具 的 介 绍 （ CCS/ISE等 ）n 基 础 的 AD/DA实 验 2/46 软 件 无 线 电 技 术 实 验 平 台 介 绍n 实 验 硬 件 平 台 n 软 件 无 线 电 实 验 箱n 基 带 信 号 发 生 器n DSP仿 真 器n FPGA仿 真 器n 实 验 软 件 平 台 n CCS、 ISE、 MATLABn 外 围 设 备 n 信 号 发 生 器 、 示 波 器 3/46 软 件 无 线 电 技

2、术 实 验 平 台 介 绍 4/46 软 件 无 线 电 技 术 实 验 平 台 介 绍DSP FPGAARM RFADDA信 号 接 收 发 送 接 口JTAG仿 真 端 口功能扩展接口 5/46 DSP的 开 发 环 境 CCSn CCS的 结 构 8/46 DSP的 开 发 环 境 CCSn CCS 9/46 DSP的 开 发 环 境 CCSn CCS的 主 要 特 点n 集 成 可 视 化 代 码 编 辑 界 面 ， 可 直 接 编 写 C， 汇 编 、 .H文 件 、 .cmd文 件 等 。n 集 成 代 码 生 成 工 具 ， 包 括 C编 译 器 。n 基 本 调 试 工 具 ，

3、 如 装 入 执 行 代 码 （ .OUT文 件 ） ， 寄 存器 窗 口 ， 存 储 器 窗 口 ， 反 汇 编 窗 口 ， 变 量 窗 口 等 ， 支持 C源 代 码 级 调 试 。 n 支 持 多 DSP调 试n 断 点 工 具 ， 包 括 硬 件 断 点 、 数 据 空 间 读 /写 断 点 ， 条 件断 点 （ 使 用 GEL编 写 表 达 式 ） 等 等 。 10/46 DSP的 开 发 环 境 CCSn CCS的 主 要 特 点n 探 针 工 具 （ probe points)， 可 用 于 算 法 仿 真 ， 数 据 监 视等 。n 剖 析 工 具 （ profile poin

4、ts)， 可 用 于 评 估 代 码 执 行 的 时钟 数 。n 数 据 的 图 形 显 示 工 具 ， 可 绘 制 时 域 /频 域 波 形 ， 眼 图 ，星 座 图 ， 图 象 等 ， 并 可 自 动 刷 新 （ 使 用 Animate命 令 运行 ） 。 n 提 供 GEL工 具 ， 令 用 户 可 以 编 写 自 己 的 控 制 面 板 /菜 单， 从 而 方 便 直 观 地 修 改 变 量 ， 配 置 参 数 等 。 11/46 DSP的 开 发 环 境 CCSn CCS的 主 要 特 点n 支 持 RTDX技 术 ， 利 用 该 技 术 可 在 不 中 断 目 标 系 统 运行 的

5、 情 况 下 ， 实 现 DSP与 其 他 应 用 程 序 （ OLE） 实 现数 据 交 换 。n 开 放 式 的 plug-ins技 术 ， 支 持 其 它 第 三 方 的 ActiveX插件 ， DSP目 标 系 统 以 及 仿 真 器 。 n 提 供 DSP/BIOS工 具 ， 利 用 该 工 具 可 增 强 对 代 码 的 实 时分 析 能 力 。 如 分 析 代 码 执 行 的 效 率 ， 调 度 程 序 执 行 的优 先 级 ， 方 便 管 理 或 使 用 系 统 资 源 （ 代 码 /数 据 占 用 空间 ， 中 断 服 务 程 序 的 调 用 ， 定 时 器 使 用 等 等

6、） 。 12/46 DSP的 开 发 环 境 CCSn CCS安 装 设 备 驱 动 程 序n 启 动 “ Setup CCStudio”应 用 程 序 安 装 CCS的 设 备 驱 动程 序 。n 选 择 “ Install a Device Driver”项 ， 添 加 设 备 驱 动 程 序 。n 选 择 一 个 驱 动 程 序 ， 然 后 点 “ Add to System”， 将 该 驱动 程 序 添 加 到 CCS中 。 n 注 意 选 择 仿 真 器 硬 件 使 用 的 I/O口 。n 将 配 置 保 存 后 ， 便 可 以 启 动 CCS。 13/46 DSP的 开 发 环 境

7、 CCS启 动 “ Setup CCS”应 用 程 序 添 加 设 备 驱 动 程 序选 择 一 个 驱 动 程 序 14/46 DSP的 开 发 环 境 CCSn 利 用 CCS开 发 DSP程 序 流 程n 打 开 或 新 建 工 程 文 件 ， 用 C或 汇 编 完 成 DSP程 序 代 码 的建 立 。n 利 用 “ build all”命 令 完 成 编 译 ， 连 接 。n 将 生 成 的 .out文 件 装 入 DSP的 片 内 或 外 部 扩 展 存 储 器 ，并 完 成 调 试 。 n 分 析 ， 统 计 或 跟 踪 代 码 ， 确 保 算 法 的 准 确 性 、 实 时 性

8、 和高 效 率 。n 以 上 所 有 步 骤 都 在 CCS环 境 下 完 成 ！ 15/46 DSP的 开 发 环 境 CCSn CCS中 代 码 生 成 工 具 的 使 用n C编 译 器 （ C compiler） ： 必 备n 汇 编 器 （ assembler） ： 必 备n 链 接 器 （ linker） ： 必 备n 运 行 支 持 库 程 序 （ runtime-support utility） ： 可 选n 运 行 支 持 库 （ runtime-support library） ： 可 选 n 十 六 进 制 转 化 公 用 程 序 （ hex conversion uti

9、lity） ： 可 选16/46 n CCS中代 码 生成 工 具的 使 用 17/46 FPGA的 开 发 环 境 ISEn FPGA开 发 环 境EDA Tool Provider DescriptionMAX+PLUS Altera 早 期 PLD开 发 工 具 ， 易 于 学习 和 使 用 Quartus Altera 第 4代 EDA工 具 ， 功 能 强 大 ，并 适 于 SOPC 开 发Foundation Xilinx Xilinx的 早 期 PLD 开 发 工 具ISE Xilinx Xilinx的 最 新 PLD开 发 工 具ispDesignEXPERT，ispLEVER

10、 Lattice 2002年 推 出 ispLEVER 18/46 FPGA的 开 发 环 境 ISEn FPGA开发 流 程 系 统 描 述 最 终 测 试下 载布 局 布 线 时 序 仿 真 逻 辑 综 合行 为 仿 真设 计 输 入 19/46 FPGA的 开 发 环 境 ISEn FPGA设 计 流 程n 设 计 输 入 阶 段 ： 设 计 规 划 和 预 算 多 种 设 计 输 入 方 式 ， 形 成 EDIF网 表 文 件n 设 计 实 现 流 程 报 告 布 局 布 线n 调 试 仿 真n 设 计 完 成 及 下 载 20/46 ISE界 面 21/46 ISE建 立 工 程加

11、入 verilog文 本 文 件 22/46 逻 辑 综 合 23/46 FPGA的 开 发 环 境 ISEn 调 试 仿 真n 过 程 ： 创 建 测 试 矢 量 波 形 文 件 ： Project-New Source-Test Bench Waveform 初 始 化 输 入 波 形 启 动 ModelSim进 行 行 为 仿 真 ， 也 可 以 进 行 时 序 仿真 也 可 以 创 建 Verilog Test Fixture文 件 仿 真 24/46 25/46 FPGA的 开 发 环 境 ISEn 设 计 实 现n 过 程 ： 启 动 设 计 实 现 ： Implement Des

12、ign 可 以 在 布 局 规 划 器 (Floorplanner)中 查 看 设 计 布 局： Place n 为 (*pMovedData+) = (*pData+) +1；C. 在 CCS中 编 译 运 行 程 序 ， 重 新 在 数 据 输 入 界 面 输 入 数 据 按ENTER；D.在 ARM端 应 用 程 序 界 面 的 右 边 数 据 显 示 栏 观 察 结 果 ， 记录 实 验 现 象 （ 左 边 数 据 加 1） 。 41/46 实 验 内 容 1 DSP与 ARM的 通 信 实 现3*、 DSP与 ARM的 通 信 扩 展 实 验 (时 序 控 制 )n 通 过 修 改

13、SETHINT在 程 序 中 的 位 置 来 修 改 DSP端何 时 发 送 HPI中 断 给 HOST端 。n 内 容 ： 实 现 10000个 循 环 延 时 后 发 送 中 断 。n 修 改 完 成 后 在 CCS中 编 译 运 行 程 序 ， 在 ARM应 用程 序 界 面 中 重 新 输 入 数 据 按 ENTER。 n 观 察 ： ARM应 用 程 序 右 边 数 据 接 收 窗 口 ， 记 录 观察 结 果 （ 数 据 更 新 速 率 应 当 降 低 ） 42/46 实 验 内 容 2 FPGA控 制 AD、 DA实 验 1、 FPGA控 制 AD、 DA过 程 演 示 实 验

14、n A.编 译 AD_DA_LOOP工 程 ， 编 译 完 后 将 bit文 件 下载 到 FPGA中 ； n B.连 接 信 号 发 生 器 到 平 台 的 RXI， 对 信 号 发 生 器 进行 设 置 产 生 500KHZ的 正 弦 信 号 ， 然 后 发 送 ； n C.在 ARM端 应 用 程 序 界 面 进 入 -扩 展 实 验 -FPGA扩 展 实 验 -FPGA控 制 AD/DA实 验 ， 按 ENTER然后 用 示 波 器 观 测 平 台 的 TXI、 TXQ发 出 的 波 形 。 43/46 实 验 内 容 2 FPGA控 制 AD、 DA实 验2、 FPGA控 制 AD、 DA扩 展 实 验 n 改 变 DA控 制 程 序 ， 使 DA的 I路 输 出 单 频正 弦 波 。n 修 改 FPGA程 序 ， 将 da_out的 赋 值 交 换 一个 位 置 即 可 实 现 I路 输 出 正 弦 波 ， Q路 无信 号 。 44/46 思 考 题n 简 述 DSP的 McBSP工 作 原 理 。 45/46 46/46