数字逻辑第四章课件

《数字逻辑第四章课件》由会员分享，可在线阅读，更多相关《数字逻辑第四章课件（51页珍藏版）》请在装配图网上搜索。

1、第第4 4章章 组合逻辑电路组合逻辑电路4.1组合逻辑电路的分析方法组合逻辑电路的分析方法 4.组合逻辑电路的设计方法组合逻辑电路的设计方法 4.3 组合逻辑电路的险象组合逻辑电路的险象 6/25/20231第第4 4章章 组合逻辑电路组合逻辑电路数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路：电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1 1=f1 1（A1 1、A2 2、Ai）L2 2=f2 2（A1

2、1、A2 2、Ai）Lj=fj（A1 1、A2 2、Ai）组合电路的一般结构6/25/202324.1 组合逻辑电路的分析方法组合逻辑电路的分析方法1.分析的主要步骤如下：(1)由逻辑图写表达式；(2)化简表达式；(3)列真值表；(4)描述逻辑功能，并对原电路的设计方案进并对原电路的设计方案进行评定，必要时提出改进意见和改进方案行评定，必要时提出改进意见和改进方案。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。6/25/20233例例4-1组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。2.2.举例说明组合逻辑电路的分析方法举例说明组合逻

3、辑电路的分析方法 图图4-1 4-1 例例4-14-1逻辑电路图逻辑电路图解：解：（1 1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P P）。）。）。）。6/25/20234解：解：（1 1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P P）。）。）。）。（2）化简与变换：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能：当当A、B、

4、C三三个个变变量量不不一一致致时时，输输出出为为“1”，所所以以这这个个电路称为电路称为“不一致电路不一致电路”。000001010011100101110111A B C01111110 L 真值表真值表6/25/20235例例4-24-2 分析图分析图4-24-2（a a）所示电路的逻辑功能。）所示电路的逻辑功能。图图4-24-2（a a）例例4-24-2逻辑电路图逻辑电路图图图4-24-2（b b）6/25/20236 解：为了方便写表达式，在图中标注中间变解：为了方便写表达式，在图中标注中间变量，比如量，比如F F1 1、F F2 2和和F F3 3。S6/25/20237表4-2 例

5、4-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图4-2（c）所示的逻辑图。图4-2（c）逻辑图S=ABC=AB6/25/20238例例4-34-3：试分析图试分析图4-3所示逻辑电路的功能。所示逻辑电路的功能。表达式表达式图4-3例4-3的逻辑电路图6/25/20239自然二进制码自然二进制码格雷码格雷码B3B2B1B0G3G2G1G000000000000100010010001100110010010001100101011101100101011101001

6、000110010011101101011111011111011001010110110111110100111111000真值表真值表自然二进制码至格雷码的转自然二进制码至格雷码的转换电路换电路。分析功能分析功能表达式表达式6/25/2023104.2 组合逻辑电路的设计方法组合逻辑电路的设计方法.组合逻辑电路的设计步骤：(1)分析设计要求，设置输入输出变量并逻辑赋值；(2)列真值表；(3)写出逻辑表达式，并化简；(4)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。6/25/2023112.组合逻辑电路设计方法举例。例4-4

7、 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A、温感B，紫外线光感C；输出变量：报警控制信号Y。逻辑赋值：用1表示肯定，用0表示否定。6/25/202312(2)列真值表；把逻辑关系转换成数字表示形式；表4-2 例4-4真值表 (3)由真值表写逻辑表达式，并化简；化简得最简式：6/25/202313 （5 5）如如果果，要要求求用用与与非非门门实实现现该该逻逻辑辑电电路路，就就应应

8、将将表表达式转换成达式转换成与非与非与非与非表达式：表达式：得最简与得最简与得最简与得最简与或表达式：或表达式：或表达式：或表达式：（4 4）画出逻辑图）画出逻辑图:画出逻辑图画出逻辑图:BC&A&Y&1YABC6/25/202314 (6)画逻辑电路图：如果作以下变换：用一个与或非门加一个非门就可以实现，其逻辑电路图如下图所示。6/25/202315l例例4-5设计一个比较两个三位二进制数是否相等的数设计一个比较两个三位二进制数是否相等的数值比较器。值比较器。解解令：令：两个3位二进制数分别为A=a3a2a1，B=b3b2b1，比较结果为函数F。当A=B时，F为1；否则F为0。显然，这是一个

9、有6个输入变量，1个输出函数的组合逻辑电路。建立给定问题的逻辑描述建立给定问题的逻辑描述要使二进制数A=B，则必须满足a3=b3且a2=b2且a1=b1；而ai=bi，则ai和bi同时为0或者同时为1两种可能，因此，该问题可用逻辑表达式描述如下：6/25/202316l求出逻辑函数最简表达式求出逻辑函数最简表达式假定将上述逻辑表达式展开成“与-或”表达式，则表达式中包含8个6变量“与项”。所以该函数不能化简l选择逻辑门类型并进行逻辑函数变换选择逻辑门类型并进行逻辑函数变换假定采用异或门和或非门实现给定功能，可将逻辑表达式作如下变换：6/25/202317l画出逻辑电路图。画出逻辑电路图。lF=

10、(a3b3)+(a2b2)+(a1b1)=1a3b3=1a2b2=1a1b1F16/25/2023183 设计中几个实际问题的处理设计中几个实际问题的处理实际提出的设计要求是形形色色的，往往除了复杂之外，实际提出的设计要求是形形色色的，往往除了复杂之外，还存在某些特殊情况需要考虑。为了在各种特殊情况下还存在某些特殊情况需要考虑。为了在各种特殊情况下能设计出最简的逻辑电路，必须针对具体问题作出具体能设计出最简的逻辑电路，必须针对具体问题作出具体的分析和处理。的分析和处理。下面就几个常见问题进行讨论。下面就几个常见问题进行讨论。一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计在

11、某些实际问题中，常常由于输入变量之间存在的相互制约或问题的某种特殊限定等，使得输入变量的某些取值组合根本不会出现，或者虽然可能出现，但对在这些输入取值组合下函数的值是为1还是为0并不关心。通常把这类问题称为包含无关条件的逻辑问题包含无关条件的逻辑问题；与这些输入取值组合对应的最小项称为无关最小项无关最小项，简称为无无关项或者任意项关项或者任意项；描述这类问题的逻辑函数称为包含无包含无关条件的逻辑函数关条件的逻辑函数。6/25/202319l例如，假定用A、B、C表示计算机中的、运算，并令变量取值1执行相应运算，则A、B、C三个变量不允许两个或两个以上同时为1，从而A、B、C只允许出现000，0

12、01，010，100四种取值组合；l不允许出现110，101，011，111四种组合，即包含无关最小项。与A、B、C相关的逻辑函数称为包含无关条件的逻辑函数。含无关条件的逻辑函数。当采用最小项之和表达式描述一个包含无关条件的当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中是否包含无关项以及对无逻辑问题时，函数表达式中是否包含无关项以及对无关项是令其值为关项是令其值为1还是为还是为0，并不影响函数的实际逻辑，并不影响函数的实际逻辑功能。功能。因此，在化简这类逻辑函数时，利用这种随意因此，在化简这类逻辑函数时，利用这种随意性往往可以使逻辑函数得到更好地简化，从而使设计性往往可以

13、使逻辑函数得到更好地简化，从而使设计的电路达到更简。的电路达到更简。一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计6/25/202320l例例6设计一个组合逻辑电路，用于判别以余设计一个组合逻辑电路，用于判别以余3码表示码表示的的1位十进制数是否为合数。位十进制数是否为合数。解解由题意可知，该电路输入为1位十进制数的余3码，输出为对其值进行判断的结果。l设输入变量为A、B、C、D，输出函数为F，当ABCD表示的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。l因为按照余3码的编码规则，ABCD的取值组合不允许为0000、0001、0010、1101、1110、

14、1111，故该问题为包含无关条件的逻辑问题，与上述6种取值组合对应的最小项为无关项，即在这些取值组合下输出函数F的值可以随意指定为1或者为0，通常记为d。一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计6/25/202321l据此，可建立描述该问题的真值表如表4.4所示。根据真值表可写出F的逻辑表达式为F(A,B,C,D)=m(7,9,11,12)+d(0,1,2,13,14,15)一、包含无关条件的组合一、包含无关条件的组合逻辑电路设计逻辑电路设计6/25/202322不考虑无关项不考虑无关项:函数F的卡诺图如图(a)所示，合并卡诺图上的1方格，可得到化简后的逻辑表达式为

15、F(A,B,C,D)=ABD+ABCD+ABCD若考虑无关项若考虑无关项:F的卡诺图如图(b)所示，根据合并的需要将卡诺图中的无关项d(13，14，15)当成1处理，而把d(0,1,2)当成0处理，可得到化简后的逻辑表达式为F(A,B,C,D)=AB+AD+BCD显然，后显然，后一个表达一个表达式比前一式比前一个表达式个表达式更简单。更简单。6/25/202323假定采用与非门组成实现给定逻辑功能的电路，可将F的最简表达式变换成与非-与非表达式：一、包含无关条件的组合逻辑电路设计一、包含无关条件的组合逻辑电路设计相应的逻辑电路图如图所示。可见，设计包含无关可见，设计包含无关条件的组合逻辑电路条

16、件的组合逻辑电路时，恰当地利用无关时，恰当地利用无关项进行函数化简，通项进行函数化简，通常可使设计出来的电常可使设计出来的电路更简单。路更简单。6/25/202324二、多输出函数的组合逻辑电路设计二、多输出函数的组合逻辑电路设计l实际问题中，大量存在着由同一组输入变量产生多个输出函数的问题，实现这类问题的组合逻辑电路称为多输出函数的组合逻辑电路。设计多输出函数的组合逻辑电路时，如果只是孤立地求出各输出函数的最简表达式，然后画出相应逻辑电路图并将其拼在一起，通常不能保证逻辑电路整体最简。l因为各输出函数之间往往存在相互联系，具有某些共同的部分，因此这类电路达到最简的关键是在函数化简时找出各输出

17、函数的公用项，使之在逻辑电路中实现对逻辑门的共享，从而达到电路整体结构最简。6/25/202325例例7设计一个全加器（逻辑门自选）。设计一个全加器（逻辑门自选）。本章前面讨论过半加器电路，它是不考虑低位进位的加法器。全加器能把本位两个加数An、Bn和来自低位的进位Cn-1三者相加，得到求和结果Sn和该位的进位信号Cn。由此可知，全加器由此可知，全加器有有3个输入变量个输入变量An、Bn、Cn-1，2个个输出函数输出函数Sn和和Cn表表示。示。二、多输出函数的组合逻辑电路设计二、多输出函数的组合逻辑电路设计6/25/202326表3-12全加器的真值表SnCn00000001100101001

18、10110010101011100111111AnBnCn-1由真值表写最小项之和式，再稍加变换得：6/25/202327SnCn0000000110010100110110010101011100111111AnBnCn-1由真值表写最小项之和式，再稍加变换得：6/25/202328图全加器（a）电路图（b）逻辑符号由表达式得逻辑图：公共项公共项6/25/202329三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计l在某些问题的设计中，为了减少各部件之间的连线，只给逻辑电路的输入端提供原变量，不提供反变量。设计这类电路时，直截了当的办法是当需要某个反变量时，就用一个非门将

19、相应的原变量转换成反变量，但这样处理往往是不经济的。因此，通常采用适当的方法进行处理，以便尽可能减少非门数量。6/25/202330例例8输入变量中无反变量时，用与非门实现如下逻辑输入变量中无反变量时，用与非门实现如下逻辑函数：函数：解因为给定函数已经是最简因为给定函数已经是最简“与与-或或”表达式，故可直表达式，故可直接变换成接变换成与非与非-与非与非表达式表达式相应逻辑电路如右图所示。三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计较复杂6/25/202331如果对函数F的表达式作如下整理，即相应逻辑电路如右图所示。三、无反变量提供的组合逻辑电路设计三、无反变量提供的组

20、合逻辑电路设计较简洁6/25/202332l例例9设计一个组合逻辑电路，用来判断献血设计一个组合逻辑电路，用来判断献血者与受血者血型是否相容。血型相容规则者与受血者血型是否相容。血型相容规则如表如表4.6所示，表中用所示，表中用表示两者血型相容。表示两者血型相容。三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计6/25/202333l解解由题意可知，电路输入变量为献血者血型和受血者血型。l血型共4种，可用两个变量的4种编码进行区分。设变量WX表示献血者血型，YZ表示受血者血型，血型编码如表4.7所示三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计6/25

21、/202334l若电路输出用F表示，则当输血者与受血者血型相容时，F为1，否则F为0。可根据血型相容规则直接写出输出函数F的表达式：三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计6/25/202335l由化简后的表达式可知，在无反变量提供的情况下，若通过直接加非门产生反变量，则组成实现给定功能的电路时需9个逻辑门，其中4个非门用来产生4个输入变量的反变量。三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计用与非门组成实现给定功能的逻辑电路图如右图所示。6/25/202336分析上述设计过程不难发现，对该问题的逻辑描述与血型编码是直接相关的。为了减少逻辑表

22、达式中反变量个数，进一步简化电路结构，可调整血型编码如表4.8所示。根据新的编码方案和血型相容规则，可写出输出函数F的表达式：三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计6/25/202337l该函数表达式中仅含两个反变量，假定采用或非门实现给定功能，可将函数表达式变换成“或非-或非”表达式：l三、无反变量提供的组合逻辑电路设计三、无反变量提供的组合逻辑电路设计l逻辑电路图如上图所示，电路中只使用了5个逻辑门。关于无反变量提供时如何使组合电路达到最简的问关于无反变量提供时如何使组合电路达到最简的问题，至今尚无一种系统而有效的方法，只能由设计者根题，至今尚无一种系统而有效

23、的方法，只能由设计者根据具体问题进行灵活处理。据具体问题进行灵活处理。6/25/2023384.3 4.3 组合电路中的险象组合电路中的险象一、竞争与险象一、竞争与险象竞争：竞争：险象：险象：在组合电路中，信号经由不同的途径达到某一会合点的在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后时间有先有后的现象。的现象。由于竞争而引起电路输出发生瞬间错误现象。表现为输由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。出端出现了原设计中没有的窄脉冲，常称其为毛刺。产生竞争险象的原因：主要是门电路的延迟时间产生的。产生竞争险象的原因：主要是门电路的

24、延迟时间产生的。干扰信号6/25/202339按错误输出脉冲信号的极性可分为按错误输出脉冲信号的极性可分为“0”型险象与型险象与“1”型险象。型险象。“0”型险象：型险象：错误输出信号为负脉冲。错误输出信号为负脉冲。“1”型险象：型险象：错误输出信号为正脉冲。错误输出信号为正脉冲。4.3 4.3 组合电路中的竞争与险象组合电路中的竞争与险象“1”型险象型险象“0”型险象型险象6/25/202340注意：注意：并不是所有的竞争都会产生错误输出。并不是所有的竞争都会产生错误输出。通常，把不产生错误输出的竞争称谓通常，把不产生错误输出的竞争称谓非临界竞争非临界竞争，而导致错误输出的竞争称谓而导致错误

25、输出的竞争称谓临界竞争临界竞争。注意：注意：组合电路中的险象是一种瞬态现象组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。4.3 4.3 组合电路中的竞争与险象组合电路中的竞争与险象6/25/202341二、险象的判断二、险象的判断判断方法代数法代数法卡诺图法卡诺图法代数法：代数法：第一步：第一步：检查函数表达式中是否存在具备竞争条件的变量，即是否有某个变量X同时以原变量和反变量的形式出现在函数表达式中。第二步：第二步：若存在具备竞争条件的变量X，则消去函数式中的其他变量,看函数表达式是否会变为或者的形式。若会

26、，则说明对应的逻辑电路可能产生险象。6/25/202342例例1已知描述某组合电路的逻辑函数表达式为试判断该逻辑电路是否可能产生险象。解解由表达式可知，变量A和C均具备竞争条件，所以，应对这两个变量分别进行分析。先考察变量A，为此将B和C的各种取值组合分别代入函数表达式中，可得到如下结果：可见，当B=C=1时，A的变化可能使电路产生险象。类似地，将A和B的各种取值组合分别代入函数表达式中，可由代入结果判断出变量C发生变化时不会产生险象。6/25/202343例例2试判断函数表达式表示的电路是否可能产生险象。解解从给出的函数表达式可以看出，变量A和B均具备竞争条件。考察变量B时，将A和C的各种取

27、值组合分别代入函数表达式中，结果如下：可见，当A=C=0时，B的变化可能使电路输出产生险象。用同样的方法考察A，可发现当B=C=0时，A的变化也可能产生险象。6/25/202344二、险象的判断二、险象的判断卡诺图法卡诺图法 如函数卡诺图上为简化作的圈相切，且相切处如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。又无其他圈包含，则可能有险象。如图所示电路的卡诺图两圈相切，故有险象。如图所示电路的卡诺图两圈相切，故有险象。6/25/202345三、险象的消除三、险象的消除1.1.利用冗余项利用冗余项如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能如图所示卡诺图，只要

28、在两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为消除冒险。由此得函数表达式为6/25/202346.吸收法吸收法消除险象的另一种方法是在组合电路输出端连接一个惯性延时消除险象的另一种方法是在组合电路输出端连接一个惯性延时环节。通常采用环节。通常采用RC电路作惯性延时环节，电路作惯性延时环节，如下图所示。但是输如下图所示。但是输出波形的前后沿将变坏出波形的前后沿将变坏,在对波形要求较严格时，应再加整形在对波形要求较严格时，应再加整形电路。电路。三、险象的消除三、险象的消除FtFt组组合合电电路路x1x2x3xnxn-1FRFC实际上是个低实际上是个低通滤波器通滤波器6/25/20

29、23473.选通法选通法选通法不增加任何器件，仅仅是利用选通脉选通法不增加任何器件，仅仅是利用选通脉冲的作用，从时间上加以控制，使输出冲的作用，从时间上加以控制，使输出避开避开险象险象脉冲。脉冲。三、险象的消除三、险象的消除由于组合电路中的险象总是发生在输入信号发由于组合电路中的险象总是发生在输入信号发生变化的过程中，且险象总是以尖脉冲的形式输出。生变化的过程中，且险象总是以尖脉冲的形式输出。因此，只要对输出波形从时间上加以选择和控制，因此，只要对输出波形从时间上加以选择和控制，利用选通脉冲选择输出波形的稳定部分，而有意避利用选通脉冲选择输出波形的稳定部分，而有意避开可能出现的尖脉冲，便可获得

30、正确的输出。开可能出现的尖脉冲，便可获得正确的输出。6/25/2023483.选通法选通法三、险象的消除三、险象的消除用选通法避开险象原理图例：如右图所示与非门例：如右图所示与非门电路的输出函数表达式电路的输出函数表达式为：为：该电路当A发生变化时，可能产生“0”型险象。为了避开险象，可采用选通脉冲对该电路的输出门加以控制。在选通脉冲到来之前，该输入线上为低电平，门G4关闭，电路输出被封锁，使险象脉冲无法输出。当选通脉冲到来后，相应的输入线上变为高电平，门G4开启，使电路送出稳定输出信号。6/25/202349本章小结本章小结组组合合电电路路的的特特点点：在在任任何何时时刻刻的的输输出出只只取

31、取决决于于当当时时的的输输入入信信号号，而而与与电电路路原原来来所所处处的的状状态态无无关关。实现组合电路的基础是逻辑代数和门电路。实现组合电路的基础是逻辑代数和门电路。组组合合电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、真真值值表表、逻逻辑辑表表达达式式、卡卡诺诺图图和和波波形形图图等等5种种方方法法来来描描述述，它它们在本质上是相通的，可以互相转换。们在本质上是相通的，可以互相转换。组组合合电电路路的的分分析析步步骤骤：逻逻辑辑图图写写出出逻逻辑辑表表达达式式逻辑表达式化简逻辑表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。6/25/202350本章小结本章小结组组合合电电路路的的设设计计步步骤骤：列列出出真真值值表表写写出出逻逻辑辑表表达达式式或或画画出出卡卡诺诺图图逻逻辑辑表表达达式式化化简简和和变变换换画画出逻辑图。出逻辑图。设计中几个实际问题的处理：设计中几个实际问题的处理：A A 包含无关条件的组合逻辑电路设计包含无关条件的组合逻辑电路设计 B B 多输出函数的组合逻辑电路设计多输出函数的组合逻辑电路设计 C C 无反变量提供的组合逻辑电路设计无反变量提供的组合逻辑电路设计 组组合合逻逻辑辑电电路路的的险险象象。产产生生原原因因；判判断断方方法法；消除方法。消除方法。6/25/202351