硬件工程师面试基础知识

上传人:d**** 文档编号:218524384 上传时间:2023-06-20 格式:DOCX 页数:5 大小:12.54KB
收藏 版权申诉 举报 下载
硬件工程师面试基础知识_第1页
第1页 / 共5页
硬件工程师面试基础知识_第2页
第2页 / 共5页
硬件工程师面试基础知识_第3页
第3页 / 共5页
资源描述:

《硬件工程师面试基础知识》由会员分享,可在线阅读,更多相关《硬件工程师面试基础知识(5页珍藏版)》请在装配图网上搜索。

1、硬件工程师面试基础知识1什么是Set up和Holdup时间?建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边 沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要 保持不变的时间。如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将 会出现met as tability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么 超过量就分别被称为建立时间裕量和保持时间裕量。2什么是竞争与冒险现象?怎样判断?如何消除?在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该 门的时间不一致叫竞争。产生

2、毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。3用D触发器实现2倍分频的逻辑电路?Verilog 描述:module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always ( posedge clk or posedge reset)if ( reset) out = 0;else out = in;assign in = out;assign clk_o = out;endmodule4 什么是线与逻辑,要实

3、现它,在硬件特性上有什么具体要求?线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用oc门 来实现,由于不用OC门可能使灌电流过大,而烧坏逻辑门。同时在输出端口应加一个上拉电阻。5 什么是同步逻辑和异步逻辑?同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。6 请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据 接口、控制接口、所存器/缓冲器)。7你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?12,5,3.3TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则 是有在12V的有在5V的。CMOS输出接到TT

4、L是可以直接互连。TTL接到CMOS需要 在输出端口加一上拉电阻接到5V或者12V。8 可编程逻辑器件在现代电子设计中越来越重要,请问:你所知道的可编 程逻辑器件有哪些?PAL,PLD,CPLD,FPGA。9试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。module dff8(clk , reset, d, q);input clk;input reset;input 7:0 d;output 7:0 q;reg 7:0 q;always (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule10设想你将设

5、计完成一个电子电路方案。请简述用EDA软件(如PROTEL) 进行设计(包括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题?电源的稳定上,电容的选取上,以及布局的大小。11用逻辑门和emos电路实现ab+cd12用一个二选一 mux和一个inv实现异或13给了 reg的setup,hold时间,求中间组合逻辑的delay范围。Delay period - setup - hold14如何解决亚稳态亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一 个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能 稳定在某个正确的电平上。在这个稳定期间,触

6、发器输出一些中间级电平,或者可 能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式 传播下去。15 用 verilog/vhdl 写一个 fifo 控制器包括空,满,半满信号。16用verilog/vddl检测st ream中的特定字符串分状态用状态机写。17用mos管搭出一个二输入与非门。18 集成电路前段设计流程,写出相关的工具。19 名词 IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardw

7、are Description LanguageSDR: Single Data Rate20 unix 命令 cp -r, rm,uname21用波形表示D触发器的功能22写异步D触发器的.ver ilog modulemodule dff8(clk , reset, d, q);input clk;input reset;input d;output q;reg q;always (posedge clk or posedge reset) if(reset)q = 0;elseq = d;endmodule23 What is PC Chipset?芯片组(Chipse t)是主板的核心

8、组成部分,按照在主板上的排列位置的不 同,通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类 型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC(键盘 控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数 据传输方式和ACPI(高级能源管理)等的支持。其中北桥芯片起着主导性的作用, 也称为主桥(Hos t Bridge)。除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发 展,Intel的8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接 口、音效、MODEM和USB直接接入主芯片,能够提供比PCI总线宽一倍的带宽,达 到了 266MB/S。24 用传输门和反向器搭一个边沿触发器25 画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱

展开阅读全文
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!