数电智力竞赛抢答器课程设计最新完全版讲解

《数电智力竞赛抢答器课程设计最新完全版讲解》由会员分享，可在线阅读，更多相关《数电智力竞赛抢答器课程设计最新完全版讲解（19页珍藏版）》请在装配图网上搜索。

1、电子技术课程设计电子技术课程设计成绩评定表设计课题:智力竞赛抢答器学院名称:电气工程学院专业班级:电气1503学生姓名:段帅朋学 号： 201523010310指导教师:设计地点:31-220设计时间:2017626201772电子技术课程设计电子技术 课程设计任务书学生姓名段帅朋专业班级电气1503学号201523010310题目智力竞赛抢答器课题性质工程设计课题来源自拟指导教师主要内容（参数）用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组

2、的干扰信号，闭锁其 它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加减计分。4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声， 并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最 先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示）。任务要求（进度）第1-2天：熟悉课程设计任务及要求，查阅技术资料，确定设计方案。第3-4天：按照确定的方案设计单兀电路。要求画出单兀电路图，兀件及 兀件参数选择要有依据，各单兀电路的设计要有详细论述。第5-

3、6天：撰写课程设计报告。要求内容完整、图表清晰、文理流畅、格 式规范、方案合理、设计正确，篇幅合理。主要参考资料1 康华光.电子技术基础（模拟部分）（第5版）M.北京：咼等教育出 版社，20042 阎石.数字电子技术基础（第5版）M.北京：咼等教育出版社，20063 陈光明.电子技术书课程设计与综合实训M.北京航空航天出版社2007审查意见系（教研室）主任签字：年 月 日电子技术课程设计目录1.绪论31.1 设计目的31.2 设计要求32. 方案设计32.1 系统工作流程图32.2 元器件清单42.3 主要元器件选择与分析52.3.1 轻触开关52.3.2 74LS192 计数芯片52.3.3

4、共阴极数码管以及其驱动芯片 74LS4862.3.4 74LS175 四路 D 触发器72.3.5 555 定时器82.3.6 集成门电路82.3.7 无源蜂鸣器83. 原理分析93.1 抢答必答模式选择及其指示电路93.2 抢答电路93.3 脉冲产生电路103.4 单稳态定时电路113.5 定时电路123.6 音响电路133.7 整机电路分析133.8 加减分数电路144. 设计总结15电子技术课程设计1.绪论1.1设计目的1、注重培养学生正确的设计思想，掌握课程设计的主要内容、步骤和方法。2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、 解决问题，提高综合运用所学知识

5、的能力。3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、 步骤。为以后从事电子电路设计、研制电子产品打下基础。4、了解电子线路设计的工程，学会书写设计说明书。5、培养学生严肃、认真的科学态度和工作作风。6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。7、培养学生自主学习能力，扩展知识面。8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感 性的认识。9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的 设计流程。这样才能在分析电路有良好的思路，便于找出错的原因。1.2 设计要求用 TTL 或 CMOS 集成电路设计智力竞

6、赛抢答器逻辑控制电路，具体要求如下：1. 抢答组数为 4组，输入抢答信号的控制电路应由无抖动开关来实现。2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号， 闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和 呜叫指示。3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟” 声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时， 指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数 码管显示）。2.方案设计2.1 系统工作流程图

7、系统流程图如2.1 所示，控制电路是核心组成部分，它控制抢答电路、音响电路、 指示灯电路以及定时电路。主要由门电路与门、与非门、或门等实现控制逻辑。 主持人和参赛选手都是通过按钮输入控制信号到控制电路，通过控制电路的逻辑 实现对各个模块的控制。1K脉冲主要用于触发器时钟，秒脉冲主要用于计时器。另外每个组都有一个三位十进制加减分数的电路用于统计比赛得分。四组三位十进制加减分电路图 2.1 智力竞赛抢答器系统流程图2.2 元器件清单 绘制完原理图后使用 Altiumdesigner 导出元器件清单如表 2.1 所示，主要有按键、 门电路、驱动芯片、数码管、555 定时器及其常用的电容电阻晶体管等。

8、表 2.1 元器件清单Bill of MaterialsSource Data From:课程设计原理图.Sch DocProject:Variant:Creation Date: 2017/6/180:21:52Print Date4290642906.80676FootprintABSM-1574CommentBuzzerLibRefBuzzerDesignatorLSIRAD-0.3PRDP0014AB-BCapDpy Red-CCHD74LS00PCapDpy Red-CCHD74LS00PC1, C2, C3, C4, C5, C6, C7, C8, C9, C10. C11DS1.

9、 DS2U3PRDP0014AB-BHD74LS08PHD74LS08PU1PRDP0014AB-BHD74LS20PHD74LS20PU2PRDP0014AB-BHD74LS32PHD74LS32PU8, U10PRDP0016AE-BHD74LS175PHD74LS175PU4PRDP0016AE-BHD74LS192PHD74LS192PU11LED-0LEDOLEDOD1, D2. D3, D4. D5DIP8NE565NNE556NU5. U6, U9TO-226-AANPNNPNQ1AXIAL-0.4Res2Res2N016DSN74LS48NSN74LS48NR1. R2. R3

10、, R4. R6. R6, R7. R& R9. R10. R11, R12, R13, R14, R15, R16U7lli2DescriptionMagnetic Transducer BuzzerCapacitor7.62 mm Black Surface HER 7-Segment Display: CC, RH DPQuad 2-In put NAND GatesQuad 2-In put AND GatesDual 4-lnput NAND GatesQuad 2-In put OR GatesQuad D-Type Flip-Flops with ClearSynchronous

11、 Up / Down Decade Counter with Dual Clock LinesTypical INFRARED GaAs LEDGeneral-Purpose Single Bipolar TimerNPN Bipolar TransistorResistorSPST-2SW-PBSW-PBS1, S2, S3, S4, S5BCD-to-Seven-Segment Decoder/Driver SwitchTL36WW15050SW-SPDTSW-SPDTS6SPDT Subminiature Toggle Switch, Right Angle Mounting, Vert

12、ical ActuationFree DocumentsNone2.3.1 轻触开关(3 )反作用弹簧 ( 1 )开关盖图2.2轻触开关接点/端子(4 )底座轻触开关又叫按键开关，最早出现在日本称之为： 敏感型开关使用时以满足操作力的条件向开关操作 方向施压开关功能闭合接通，当撤销压力时开关即 断开，其内部结构是靠金属弹片受力变化来实现通 断的。轻触开关由：嵌件、基座、弹片、按钮、盖板组成其中防水类轻触开关在弹 片上加一层聚酰亚胺薄膜如图 2.2 所示。关于五脚轻触开关的脚位问题：两个引脚为一组，向开关体正确施压时四个 引脚相导通，第五个引脚为接地作用。2.3.2 74LS192 计数芯片74

13、LS192 十进制同步加减可逆异步预置数计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列如图2.3所示，逻辑符号如图2.4的所示。图中：冠为置数端，匚耳为加计数端，匚耳为减计数端，氏口为非同步进位输出端，玄“ 为非同步借位输出端，PO、Pl、P2、P3为计数器输入端，佩 为清除端，Q0、 QI、Q2、Q3为数据输出端。其功能如表2.2所列。表 2.2 74LSl92 功能表输入输出MRPLP3P2P1P0Q3Q2Q1Q01XXXXXXX000000XXdcbadcba011XXXX加计数011XXXX减计数2.3.3共阴极数码管以及其驱动芯片 74LS48共阴极则是把所有led的阴

14、极连接到共同接点com，而每个led的阳极分别 为a、b、c、d、e、f、g及dp （小数点），如图2.5所示。图中的8个led分别与 上面那个图中的adp各段相对应，通过控制各个led的亮灭来显示数字。在实际使用中，处理器很少直接输出 7 位二进制码来控制数码管的显示，一 般都采用译码器和数码管连接的方式。因为采用了译码器后，译码工作由译码器 独立完成，中央处理器的输出信号可以由 7 位二进制信号减少成 4 位 8421BCD 码。并且极大地提高了电路安全性和稳定性，其连接方式如图 2.6 所示。74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya Yg）端外，74LS

15、48还引入了灯测试输入端（LT）和动态灭零输入端（RBI）,以 及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。其功能 参照功能表2.3表 2.3 74LS48 功能表74ls48功能表一七段译码驱动器功能表十进数 或功能输入BI/RBO输出备注LTRBID C B Aabcdefg0HH0 0 0 0H111111011Hx0 0 0 1H01100002Hx0 0 1 0H11011013Hx0 0 1 1H11110014Hx0 1 0 0H01100115Hx0 1 0 1H10110116Hx0 1 1 0H00111117Hx0 1 1 1H11100008H

16、x1 0 0 0H11111119Hx1 0 0 1H111001110Hx1 0 1 0H000110111Hx1 0 1 1H001100112Hx1 1 0 0H010001113Hx1 1 0 1H100101114Hx1 1 1 0H000111115Hx1 1 1 1H0000000BIxxx x x xL00000002RBIHL0 0 0 0L00000003LTLxx x x xH11111114图 2.5 数码管图 2.6 74LS48 与数码管连接图2.3.4 74LS175 四路 D 触发器74ALS175为一四路的锁存器，当CLK引脚输入上涨沿时，1D-4D被锁存到输

17、 出端（1Q-4Q）。在CLK其他状态时，输出与输入无关。其功能表如表2.4所示表 2. 4 74LS175 功能表输入输岀気Rd7CFIQn+1Qn+f01XX1010XX0i 100冥冥# 11t1011t0011iI冥sQn如图 2.7 所示：555 定时器的功能主要由两个 比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上 电压，当 5 脚悬空时，则电压比较器 C1 的 同相输入端的电压为 2VCC /3，C2 的反相输 入端的电压为 VCC /3。若触发输入端 TR 的 电压小于 VCC /3，则比较器 C2 的输出为 0， 可使RS触发器置1,使输

18、出端OUT=1。如果阈值输入端TH的电压大于2VCC/3，同时TR端的电压大于VCC /3,则C1 的输出为0，C2的输出为1,可将RS触发器置0,使输出为低电平，其功能 表如表2. 5所示表 2. 5 555 定时器功能表2.3.6 集成门电路 集成门电路主要用于实现逻辑控制功能,此次设计使用到的集成门电路有74LS00两输入四与非门、74LS20四输入两与非门、74LS08两输入四与门、74LS32 两输入四或门。2.3.7 无源蜂鸣器图2.8蜂鸣器无源蜂鸣器利用电磁感应现象,为音圈接入交变电流后 形成的电磁铁与永磁铁相吸或相斥而推动振膜发声,接 入直流电只能持续推动振膜而无法产生声音,只

19、能在接3. 原理分析3.1 抢答必答模式选择及其指示电路如图3.1 所示，这是一个模式选择电路，主要由开关和门电路组成，由主持人通 过单刀双掷开关来选择是必答模式还是抢答模式。当开关S6拨到1引脚即连接 GND为低电平时，与非门U3C的9引脚输入低电平，则8引脚必然输出高电平， 然后经过一个与门输入到U1D的13引脚，12引脚为其他模块的控制信号，当 12 引脚为高电平时与门打开， 13 引脚的高电平信号可以被送到 11 引脚，点亮 LED灯，当单刀双掷开关拨到3引脚即接高电平时，10引脚1HZ的秒脉冲信号 可以通过与非门送到8引脚，然后通过控制与门送到11引脚使LED灯闪烁，需 要熄灭指示灯

20、时，只需要让与门的 12引脚的控制信号为低电平，与门关闭， 11 引脚始终输出低电平，达到熄灭指示灯的效果。3D5乡R16HD741.50QPHD74I.S0SP1 QIJ UD 9 r-图 3.1 抢答 / 必答模式选择电路3.2 抢答电路如图3.2所示，抢答电路是由抢答按钮、74LS175四路D触发器、控制门电 路（74LS20两输入与非门、74LS08两输入与门）、LED发光二极管和电容电阻 构成。首先需要主持人通过图 3.2 的模式选择选择抢答模式，这样 2 引脚的 “QD-BD”高电平信号就送到了图3.2 U1A的与门1引脚输入端，然后主持人 按下复位按钮S 1,低电平信号通过与门送

21、到74LS175的1引脚，进行触发器清零, 此时1Q、2Q、3Q、4Q都是高电平经过74LS20与非、74LS00取非之后输 出高电平到与非门U3B的5引脚，使得1KHZ的时钟脉冲信号加在74LS175的 CLK上，等待竞赛选手抢答同时U3A输出的信号也会作为控制信号送到其他门 电路参与系统控制。选手通过经过电容滤波消抖后的按钮S1-S4进行抢答，当有 选手按下某一抢答按钮时，对应 Q 端输出高电平点亮对应发光二极管，同时对 应Q端会输出一个低电平，经过与非门之后在U3A引脚输出低电平，锁住U3B 这个与非门，使得1KHZ的时钟脉冲信号不能送到74LS175的CLK上，所以会 锁住D触发器，其

22、他选手再按下抢答按钮，由于没有时钟脉冲，D触发器信号 不会改变，时钟保留第一次触发状态，这样实现了排除其他组干扰信号。四个Q 输出端只会输出 0000、 0001、 0010 、 0100 、 1000 五中状态，为了显示抢答 组别号，现在通过或门U874LS32做出来BCD码的低三位000、001、010、011、VCC HD74LS175P部分会在3.7节的定时电路中详细分析1I2GNDHD74LS00PHD74I.S()()PHM4LS32PHD74LS32P图 3.2 抢答电路CLKGND二 C100U7BI/RRB1LTA0A1A2A3GNEQQQQQQQQ112 2 3 3 4 4

23、3.3 脉冲产生电路如图3.3 和图 3.4 是基于 555定时器的无稳态振荡电路多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外 还含有丰富的高次谐波，故 称为多谐振荡器。多谐振荡器没有稳态，只有两个 暂稳态，在自身因素的作用下，电路就在两个暂稳态之 间来回转换，故又称它 为无稳态电路。由555定时器构成的多谐振荡器如图3.3所示，R3, R8和C5是外接定时元件, 电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到R8和C8 的连接处，将放电端（7脚）接到R3，R8的连接处。由于接通电源瞬间，电容C来不及充电，电容器两端电压Uc为低电平，小于（1/3） Vcc，

24、故高电平触发端与低电平触发端均为低电平，3引脚输出Uo为高 电平，放电管VT截止。这时，电源经R3, R8对电容C充电，使电容C8上电 压Uc按指数规律上升，当Uc上升到（2/3）Vcc时，3引脚输出Uo为低电平， 放电管VT导通，把uc从（1/3） Vcc上升到（2/3）Vcc这段时间内电路的状态 称为第一暂稳态，其维持时间 TPH 的长短与电容的充电时间有关 。充电时间常 数 T 充=（R1+R2） C。由于放电管VT导通，电容C通过电阻R8和放电管放电，电路进人第二暂稳 态.其维持时间TPL的长短与电容的放电时间有关，放电时间常数T放=R8*C5 随着C8的放电，Uc下降，当Uc下降到（

25、1/3） Vcc时，输出Uo为高电平，放 电管VT截止，Vcc再次对电容C8充电，电路又翻转到第一暂稳态。不难理解,接通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形波。电路一 旦起振后，Uc电压总是在（1/32/3） Vcc之间变化。图3.5所示为工作波形。 通过计算分析推到出震荡周期T =0.69*（R3+2R8）*C8。通过调节定时电阻电容来 控制脉冲的频率。图3.3为1KHZ的频率，用于D触发器的时钟信号和无源蜂鸣 器的震荡发生信号；图3.4为1HZ的秒脉冲信号，用于74LS192计数器芯片的 计数脉冲和LED闪烁脉冲信号。图 3.3 1HZ 脉冲发生器图 3.4 1KHZ 脉

26、冲发生器图 3.5 多谐振荡工作波形3.4 单稳态定时电路如图3.6是基于555定时器的单稳态触发器电路。单稳态触发器的特点是电路有一个稳定状态和一个暂稳状态。在触发信号作 用下，电路将由稳态翻转到 暂稳态，暂稳态是一个不能长久保持的状态，由于 电路中RC延时环节的作用，经过一段时间后，电路会自动返回到稳态，并在输 出端获得一个脉冲宽度为 tw 的矩形波，起到定时的功能。在单稳态触发器中， 输出的脉冲宽度tw,就是暂稳态的维持时间，其长短取决于电路的参数值。由555构成的单稳态触发器电路如图3.6所示。图中R2，C3为外接定时元 件，输人的触发信号接在低电平触发端（2脚）。稳态时，3引脚输出U

27、o为低电 平，即无触发器信号（2引脚为高电平）时，电路处于稳定状态输出低电平。 在触发信号负脉冲作用下，低电平触发端得到低于（1/3） Vcc，触发信号，输出 Uo 为高电平，放电管 VT 截止，电 路进入暂稳态，定时开始。 在暂稳态期间， 电源VccfR2C3f地，对电容充电，充电时间常数T=RC,电容电压Uc按指 数规律上升。当电容两端电压Uc上升到（2/3） Vcc后，6端为高电平，输出 Uo变为低电平，放电管VT导通，定时电容C3充电结束，即暂稳态结束。电路恢复到稳态Uo为低电平的状态。当第二个触发脉冲到来时，又重复上述过程。 工作波形图如图 3.7 所示。可见，输人一个负脉冲，就可以

28、得到一个宽度一定的 正脉冲输出，其脉冲宽度tw取决于电容器由0充电到（2/3） Vcc，所需要的时 间。可得tw=l.l*R*C。此电路参数使得暂稳态时间2s左右，实现定时大约2 秒的效果，定时信号控制图3.9的音响电路发出大约2秒长鸣声。图 3.6 单稳态电路RSTVCCTHR.CVOLTDISCTRIGGNDOUTNE555N图 3.7 单稳态工作波形3.5 定时电路如图3.8所示，是一个由74LS192加减计数器、74LS48共阴极数码管译码 驱动芯片、数码管以及控制门电路组成。74LS192有异步预置数功能。首先主持人发出低电平复位信号加到异步预置数端 11 引脚，图 3.8 中的 7

29、4LS192上面ABCD预置数端被加上1001BCD码为十进制的9, QA-QD的输出 1001通过由74LS32两输入搭建的四输入或门后11引脚得到高电平信号送给左 边74LS08与门上，打开与门，1HZ的秒脉冲被送到了计数器的减计数引脚上， 计数器开始递减，当计数到0000时，通过或门在U8D输出低电平就会关闭左上 角的与门，秒脉冲就不能进来，一直锁定在这个状态，然后这个或门的低电平信 号送给其他控制单元实现熄灭指示灯的功能，直到主持人再次发出复位信号，输 出端被置9以后，或门低电平信号变成高电平，打开秒脉冲进行新一轮的计数。 74LS192输出的BCD码送给74LS48然后驱动数码管显示

30、数字。74LS48是共阴 极数码管译码驱动芯片，在 2.2.3 节已经详细分析过，在此不再赘述。电子技术课程设计D74LS32PU12SN74LS48N图 3.8 定时电路1 LD 卜 DOWNUPBORROW tCLRCARRY tAQA i BQBcQC-DQD vccGND -HD74LS32PLJWAC24fa*2r 7h6c8 .8BI RBOVCCRBILTaAObAlcA2dA3efGNDgHD74LS32P6 ,br3.6 音响电路如图 3.9 所示的音响电路是由 555 单稳态触发电路和三极管驱动蜂鸣器电路组 成，单稳态电路主要用于定时 2秒左右，让三极管基极出现高电平，导通

31、三极管， 1KHZ 的脉冲加到蜂鸣器上使蜂鸣器发声，发声时间就是单稳态触发器的暂稳态 时间1.1*R2*C3,单稳态电路在3.4节已经详细分析过，故不再赘述。图 3.9 音响电路3.7 整机电路分析如图 3.10 所示为抢答器的整机电路，为前面所有模块的整合。首先由主持人通过左下角的单刀双掷开关选择操作模式，往上为必答模式，往下为抢答模式。若为必答模式，QD-BD这个低电平信号信号使得LED亮同时送到左上角的 门电路产生低电平信号始终清零 D 触发器，使得抢答器失效，进入必答模式， 当主持人按下左上角复位键S1后，低电平预置数信号送到左下角74LS92的预 置数控制端， QA-QD 输出 10

32、01，通过或门输出高电平信号使得 UIC 门的 1HZ 秒脉冲加到计数器上开始向下计数，当计数到 0 时，通过或门后得到低电平，通过UIC封锁秒脉冲，同时也产生信号熄灭LED。若为抢答模式，QD-BD这个高电平信号使得D触发器清零端始终无效，抢 答器开始工作，主持人按下复位键后预置数开始计数，当有人抢答时，通过与非 门锁定抢答信号同时输出控制信号控制蜂鸣器和LED灯。.I 、图 3.10 整机电路U5RSTVCC7HRCVOLTDISCGNDOUTU6BST hr cvoiT TOGvccGWDourRSr THR cvoiT TRIGVCCDISCGWDOUTLD DOWN LIP cutB

33、ORROWCARRYA BQA QBCQCDQDVCCGN：DbTrbo犁VCCaAl)hMcA2JAJ:.GNDTitleSizeMNumberRcmmchiiric：eWIG| Shed oFFile:谓九叹 it lXft?ttit- VJTlX.SchDot Drawn Bv:3.8 加减分数电路如图 3.11 所示，这是一个加减分数的记分电路，由于四个小组的记分电路都是 一样的并且也是独立的，因此就其中一组做出分析。加减分计数电路一共分三部 分，三个计数器、三个译码显示分别对应着个位、十位和百位，对于百位（图 3.11 最上面的一部分）来说， S1 控制预置数端，平时被上拉电阻拉到高

34、电平， 当按下开关时，预置数端为低电平，生效后立即预置ABCD的数据，默认我们 置五（0101）， S2 控制减计数脉冲，按一下减一个数，同理 S3 为加计数键， S4 为清零端，按下清零，产生的 BCD 码经过 74LS48 译码驱动数码管显示对应十 进制数，下面两个十位和个位原理也是一样的并且采用串行进位借位方式，将低 位的进位和借位信号分别送给高位的加减计数脉冲输入端实现串行进位和借位。电子技术课程设计4XR2乂413BC6R8PlOKVCCAllGNfII g10 汨g DP旧g DPU5X：inILJr坞Iw二口叫 I _lh(WpF鬥 hw1 _L-ho n iGND.|pKGND

35、.llI jftQ(MOKTOKGND三 S5VCCUlCWpF 鬥IW 判lwIID74LSI92PSN74LS4RNVCCHD74LS192PGNDxGNDGNDGNDSN74L54KNLLa DO卿 iq UP BORROW CLRCARRYAQAl-BQUCQC肩DQDVCCGNDIID74LSI92PGNDLD DOWN UP BORROW CLR CARRYGNDBJKUO VC RBILTaAObAlcA2dA3ef GND&GNDJT1VCC Dpy Red-CCJvcc13 W?29| JGNDrnVCC Dpy Red-CCW DOWN UP BORROWCLRCARRY岛

36、QABQBCQCDQDVCCGNDU1BLRBOVCCRlilLTAOAlcA2dA3fGND呂SN74LS4SN图 3.11 三位十进制加减分电路4. 设计总结这一课程设计使我们将课堂上的理论知识有了进步的了解，学习智力竞赛抢 答器电路的工作原理，并增强了对数字电子技术这门课程的兴趣。了解了更多电 子元件的工作原理，如：74LS20、74LS00、74LS48、74lsl92等。但同时也暴露 出我在知识上掌握不足等缺点。其次在此次设计过程中由于我们频繁的使用一电 子设计软件如：AltiumDesigner等，因此使我熟悉了软件的使用，同时在电脑 的电子设计和绘图操作上有了进一步提高。加上在设计过程中遇到了一些问题， 使得我得查找相关资料，从而增长知识的同时增强解决问题和动手的能力，锻炼 我做事细心、用心、耐心的能耐。这一课程设计，使我向更高的精神和知识层次 迈向一大步。所以在以后的学习生活中，我会努力学习，培养自己独立思考的能 力，积极参加多种设计活动，培养自己的综合能力，从而使得自己成为一个有综 合能力的人才而更加适应社会。