02DSP原理及应用DSP芯片的硬件结构第2次课讲稿课件

《02DSP原理及应用DSP芯片的硬件结构第2次课讲稿课件》由会员分享，可在线阅读，更多相关《02DSP原理及应用DSP芯片的硬件结构第2次课讲稿课件（37页珍藏版）》请在装配图网上搜索。

1、1TM成都理工大学工程技术学院电子信息工程系成都理工大学工程技术学院电子信息工程系DSPDSP原理及应用原理及应用授课人：石坚授课人：石坚（讲师）（讲师）第第2次课次课QQ：224166320第第2章章 TMS320C54x的硬件结构的硬件结构2.1 C54x的基本结构的基本结构 2.2 C54x的主要特性和外部引脚的主要特性和外部引脚 2.3 C54x的内部总线结构的内部总线结构 2TM2DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件

2、结构的硬件结构的硬件结构的硬件结构 2.1 2.1 C54xC54x的基本结构的基本结构 TMSTMS320320320320C C54545454x x（简称简称简称简称C C54545454x x）TITI公司设计的公司设计的公司设计的公司设计的16161616位定点数字信号处理器位定点数字信号处理器位定点数字信号处理器位定点数字信号处理器采用改进的哈佛结构，具有高度的操作灵活性和采用改进的哈佛结构，具有高度的操作灵活性和采用改进的哈佛结构，具有高度的操作灵活性和采用改进的哈佛结构，具有高度的操作灵活性和运行速度运行速度运行速度运行速度 适应于远程通信等实时嵌入式应用的需要，现已适应于远程

3、通信等实时嵌入式应用的需要，现已适应于远程通信等实时嵌入式应用的需要，现已适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。广泛地应用于无线电通信系统中。广泛地应用于无线电通信系统中。广泛地应用于无线电通信系统中。3TM3DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.1 2.1 C54xC54x的基本结构的基本结构 1.1.1.1.C54xC54xC54xC54x的主要优点的

4、主要优点的主要优点的主要优点 围绕围绕围绕围绕1 1 1 1组程序总线、组程序总线、组程序总线、组程序总线、3 3 3 3组数据总线和组数据总线和组数据总线和组数据总线和4 4 4 4组地址总组地址总组地址总组地址总线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。操作的灵活性。操作的灵活性。操作的灵活性。具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的具有高度并行性和专用硬件逻辑的CPUCPUCPUCPU

5、设计，设计，设计，设计，提高了芯片的性能。提高了芯片的性能。提高了芯片的性能。提高了芯片的性能。具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统具有完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。更适应于快速算法的实现和高级语言编程的优化。模块化结构设计，使派生器件得到了更快的模块化结构设计，使派生器件得到了更快的模块化结构设计，使派生器件得到了更快的模块化结构设计，使派生器件得到了更快的发展。发展。发展。发展

6、。采用先进的采用先进的采用先进的采用先进的ICICICIC制造工艺，降低了芯片的功耗制造工艺，降低了芯片的功耗制造工艺，降低了芯片的功耗制造工艺，降低了芯片的功耗,提高了芯片的性能。提高了芯片的性能。提高了芯片的性能。提高了芯片的性能。采用先进的静态设计技术，进一步降低了功采用先进的静态设计技术，进一步降低了功采用先进的静态设计技术，进一步降低了功采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。耗，使芯片具有更强的应用能力。耗，使芯片具有更强的应用能力。耗，使芯片具有更强的应用能力。4TM4DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石

7、坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.C54xC54x的内部结构的内部结构的内部结构的内部结构 TMS320C54x的组成的组成 中央处理器中央处理器中央处理器中央处理器CPUCPU I/OI/O功能扩展接口功能扩展接口功能扩展接口功能扩展接口 内部总线控制内部总线控制内部总线控制内部总线控制 特殊功能寄存器特殊功能寄存器特殊功能寄存器特殊功能寄存器 数据存储器数据存储器数据存储器数据存储器RAMRAM 程序存储器程序存储器程序存储器程序存储器ROMROM 串行口串行

8、口串行口串行口主机通信接口主机通信接口主机通信接口主机通信接口HPIHPI 定时系统定时系统定时系统定时系统 中断系统中断系统中断系统中断系统5TM5DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.2.2.C54xC54xC54xC54x的内部结构的内部结构的内部结构的内部结构 TMS320C54x的硬件结构图的硬件结构图 PAGEN DAGENPAGEN DAGEN系统控制系统控制程序地址生成

9、器程序地址生成器数据地址生成器数据地址生成器 CPUCPU乘法乘法累加器累加器算术算术/逻辑逻辑运算单元运算单元桶桶 形形移位器移位器比较器比较器外部外部存储器存储器接口接口外部外部设备设备接口接口程序存储器程序存储器数据存储器数据存储器串行口串行口并行口并行口定时器定时器计数器计数器中断中断系统系统控制控制接口接口PABPABPBPBCABCABCBCBDABDABDBDBEABEABEBEB特特殊殊功功能能寄存器寄存器6TM6DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS

10、320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2 2.2 C54xC54x的主要特性和外部引的主要特性和外部引脚脚 2.2.12.2.1 C54xC54x的主要特性的主要特性 1 1、CPUCPU2 2、存储器存储器3 3、指令系统、指令系统其特性还将在后面章节专门介绍其特性还将在后面章节专门介绍 7TM7DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.12.2

11、.1 C54xC54x的主要特性的主要特性 4 4在片外围电路在片外围电路 具有软件可编程等待状态发生器具有软件可编程等待状态发生器具有软件可编程等待状态发生器具有软件可编程等待状态发生器 设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路 带有内部振荡器或外部时钟源的片内锁相环带有内部振荡器或外部时钟源的片内锁相环带有内部振荡器或外部时钟源的片内锁相环带有内部振荡器或外部时钟源的片内锁相环（PLLPLL）发生器发生器发生器发生器 支持全双工操作的串行口，可进行支持全双工操作的串行口，可进行支持全双工操作的串行口，可进行支持全双工操作的串行

12、口，可进行8 8位或位或位或位或1616位位位位串行通信串行通信串行通信串行通信8TM8DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.12.2.1 C54xC54x的主要特性的主要特性 4 4在片外围电路在片外围电路 带带带带4 4位预定标器位预定标器位预定标器位预定标器(前置分频器）的前置分频器）的前置分频器）的前置分频器）的1616位可编程定位可编程定位可编程定位可编程定时器时器时器时器

13、设有与主机通信的并行接口（设有与主机通信的并行接口（设有与主机通信的并行接口（设有与主机通信的并行接口（HPIHPI）具有外部总线判断控制，以断开外部的数据总具有外部总线判断控制，以断开外部的数据总具有外部总线判断控制，以断开外部的数据总具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号线、地址总线和控制信号线、地址总线和控制信号线、地址总线和控制信号 数据总线具有总线保持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性 9TM9DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章

14、 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.12.2.1 C54xC54x的主要特性的主要特性 5 5电源电源 具有多种节电模式。具有多种节电模式。具有多种节电模式。具有多种节电模式。可用可用可用可用IDLE1IDLE1、IDLE2IDLE2和和和和IDLE3IDLE3指令来控制芯指令来控制芯指令来控制芯指令来控制芯片功耗，使片功耗，使片功耗，使片功耗，使CPUCPU工作在省电方式。工作在省电方式。工作在省电方式。工作在省电方式。可在软件控制下，禁止可在软件控制下，禁止可在软件控制下，禁止可在软件控制下，禁

15、止CLKOUTCLKOUT输出信号。输出信号。输出信号。输出信号。6 6片内仿真接口片内仿真接口 具有符合具有符合具有符合具有符合IEEE1149.1IEEE1149.1IEEE1149.1IEEE1149.1标准的片内仿真接口。标准的片内仿真接口。标准的片内仿真接口。标准的片内仿真接口。10TM10DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.12.2.1 C54xC54x的主要特性的主要特

16、性 7 7速度速度 5.0 5.0V V电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到4040MIPSMIPS，指指指指令周期时间为令周期时间为令周期时间为令周期时间为2525nsns。3.3 3.3V V电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到8080MIPSMIPS，指指指指令周期时间为令周期时间为令周期时间为令周期时间为12.512.5nsns。2.5 2.5V V电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到100100MIPSMI

17、PS，指指指指令周期时间为令周期时间为令周期时间为令周期时间为1010nsns。1.8 1.8V V电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到200200MIPSMIPS，每每每每个核的指令周期时间为个核的指令周期时间为个核的指令周期时间为个核的指令周期时间为1010nsns。11TM11DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.22.

18、2.2 C54xC54x的引脚功能的引脚功能 C5402共有共有144个引脚，引脚分布如图。个引脚，引脚分布如图。1441431421411401391381371361351341331321311301291281271261251241231221211201191181171161151141131121111101091 2 3 4 5 6 7 8 9 101112131415161718192021222324252627282930313233343536108107106105 104 103 102 101 100 99 98 97 969594939291908988878

19、685848382818079787776757473TMS320VC540237383940414243444546474849505152535455565758596061626364656667686970717212TM12DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.22.2.2 C54xC54x的引脚功能的引脚功能 TMS320C5402引脚：引脚：电源引脚电源引脚电源引脚电源引

20、脚时钟引脚时钟引脚时钟引脚时钟引脚 控制引脚控制引脚控制引脚控制引脚地址和数据引脚地址和数据引脚地址和数据引脚地址和数据引脚串行口引脚串行口引脚串行口引脚串行口引脚 主机接口引脚主机接口引脚主机接口引脚主机接口引脚通用通用通用通用I/OI/O引脚引脚引脚引脚 测试引脚测试引脚测试引脚测试引脚13TM13DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.2.22.2.2 C54xC54x的引脚功能的引脚

21、功能 1.电源引脚电源引脚 C5402C5402采用双电源供电，其引脚有：采用双电源供电，其引脚有：采用双电源供电，其引脚有：采用双电源供电，其引脚有：CVCVDDDD（1616、5252、6868、9191、125125、142142），），），），电压为电压为电压为电压为+1.8+1.8V V，为为为为CPUCPU内核提供的专用电源；内核提供的专用电源；内核提供的专用电源；内核提供的专用电源；DVDVDDDD（4 4、3333、5656、7575、112112、130130），），），），电压为电压为电压为电压为+3.3+3.3V V，为各为各为各为各I/OI/O引脚提供的电源；引脚提供的

22、电源；引脚提供的电源；引脚提供的电源；VSS（3、14、34、40、50、57、70、76、93、106、111、128），），接地。接地。14TM14DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构电源电路15TM15DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS3

23、20C54x的硬件结构的硬件结构的硬件结构的硬件结构 2时钟引脚时钟引脚 C5402C5402的时钟发生器由内部振荡器和锁相环的时钟发生器由内部振荡器和锁相环的时钟发生器由内部振荡器和锁相环的时钟发生器由内部振荡器和锁相环PLLPLL构成，其引脚功能如表构成，其引脚功能如表构成，其引脚功能如表构成，其引脚功能如表2.2.12.2.1所示。所示。所示。所示。CLKOUTCLKOUT：主时钟输出引脚主时钟输出引脚主时钟输出引脚主时钟输出引脚,周期为周期为周期为周期为CPUCPU的机器周期。的机器周期。的机器周期。的机器周期。CLKMD1CLKMD1、CLKMD2CLKMD2和和和和CLKMD3CL

24、KMD3：设定时钟工作模式引脚，用来硬件配置时钟模式。设定时钟工作模式引脚，用来硬件配置时钟模式。设定时钟工作模式引脚，用来硬件配置时钟模式。设定时钟工作模式引脚，用来硬件配置时钟模式。X2/CLKINX2/CLKIN：时钟振荡器引脚。时钟振荡器引脚。时钟振荡器引脚。时钟振荡器引脚。若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚接外部时钟输入。若使用外部时钟，该引脚接外部时钟输入。若使用外部时钟，该引脚接外部时钟输入。若使用外部时钟，该引脚接外部时钟输入。X1X1：时钟振荡器引脚。时

25、钟振荡器引脚。时钟振荡器引脚。时钟振荡器引脚。若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚悬空。若使用外部时钟，该引脚悬空。若使用外部时钟，该引脚悬空。若使用外部时钟，该引脚悬空。TOUTTOUT：定时器输出引脚。定时器输出引脚。定时器输出引脚。定时器输出引脚。16TM16DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的

26、硬件结构的硬件结构的硬件结构时钟电路设计内部振荡电路17TM17DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构时钟电路设计晶体振荡电路3.3V3.3V18TM18DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 3

27、控制引脚控制引脚 控制引脚用来产生和接收外部器件的各种控制控制引脚用来产生和接收外部器件的各种控制控制引脚用来产生和接收外部器件的各种控制控制引脚用来产生和接收外部器件的各种控制信号，引脚功能见表信号，引脚功能见表信号，引脚功能见表信号，引脚功能见表2.2.22.2.2。RSRS ：复位信号；复位信号；复位信号；复位信号；MSTRBMSTRB ：外部存储器选通信号；外部存储器选通信号；外部存储器选通信号；外部存储器选通信号；PSPS ：外部程序存储器片选信号；外部程序存储器片选信号；外部程序存储器片选信号；外部程序存储器片选信号；DSDS：外部数据存储器片选信号；外部数据存储器片选信号；外部数

28、据存储器片选信号；外部数据存储器片选信号；I SI S：I/OI/O设备选择信号；设备选择信号；设备选择信号；设备选择信号；IOSTRBIOSTRB：I/OI/O设备选通信号；设备选通信号；设备选通信号；设备选通信号；R R/WW：读读读读/写信号；写信号；写信号；写信号；READY READY：数据准备好信号。数据准备好信号。数据准备好信号。数据准备好信号。HOLD HOLD：请求控制存储器接口信号；请求控制存储器接口信号；请求控制存储器接口信号；请求控制存储器接口信号；19TM19DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2

29、章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构3 3控制引脚控制引脚控制引脚控制引脚 HOLDAHOLDA：响应控制存储器请求信号；响应控制存储器请求信号；响应控制存储器请求信号；响应控制存储器请求信号；MSCMSC：微状态完成信号；微状态完成信号；微状态完成信号；微状态完成信号；IAQIAQ：中断请求信号；中断请求信号；中断请求信号；中断请求信号；IACKIACK：中断响应信号；中断响应信号；中断响应信号；中断响应信号；MPMP/MCMC：DSPDSP工作方式选择信号；工作方式选择信号；工作方式选择信号；工作

30、方式选择信号；INTINT0 0 0 0、INTINT1 1 1 1、INTINT2 2 2 2、INTINT3 3 3 3：外部中断请求信号。外部中断请求信号。外部中断请求信号。外部中断请求信号。NMINMI：非屏蔽中断。非屏蔽中断。非屏蔽中断。非屏蔽中断。20TM20DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构专用复位芯片和单片机两种复位方式专用复位芯片和单片机两种复位方式21TM21DSP原理及

31、应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构4 4地址和数据引脚地址和数据引脚地址和数据引脚地址和数据引脚 C5402C5402芯片共有芯片共有芯片共有芯片共有2020个地址引脚和个地址引脚和个地址引脚和个地址引脚和1616条数据引脚条数据引脚条数据引脚条数据引脚 。地址引脚用来寻址外部程序空间、外部数据空间地址引脚用来寻址外部程序空间、外部数据空间地址引脚用来寻址外部程序空间、外部数据空间地址引脚用来寻址外部程

32、序空间、外部数据空间和片外和片外和片外和片外I/OI/O空间。空间。空间。空间。A A1919A A0 0：可寻址可寻址可寻址可寻址1 1MM的外部程序空间的外部程序空间的外部程序空间的外部程序空间 6464KK外部数据空间外部数据空间外部数据空间外部数据空间 6464KK片外片外片外片外I/OI/O空间空间空间空间22TM22DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构4 4地址和数据引脚地址和数据

33、引脚地址和数据引脚地址和数据引脚 数据引脚：用于在处理器、外部数据存储器、程数据引脚：用于在处理器、外部数据存储器、程数据引脚：用于在处理器、外部数据存储器、程数据引脚：用于在处理器、外部数据存储器、程序存储器和序存储器和序存储器和序存储器和I/OI/O器件之间进行器件之间进行器件之间进行器件之间进行1616位数据并行传输。位数据并行传输。位数据并行传输。位数据并行传输。D D1515D D0 0：组成组成组成组成1616位外部数据总线。位外部数据总线。位外部数据总线。位外部数据总线。在下列情况下，在下列情况下，在下列情况下，在下列情况下，D15D0D15D0将呈现高阻状态。将呈现高阻状态。将

34、呈现高阻状态。将呈现高阻状态。当没有输出时当没有输出时当没有输出时当没有输出时 当当当当RSRS有效时有效时有效时有效时 当当当当HOLDHOLD有效时有效时有效时有效时 当当当当EMU1/OFFEMU1/OFF为低电平时为低电平时为低电平时为低电平时23TM23DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构外扩数据存储器电路设计外扩数据存储器电路设计24TM24DSP原理及应用原理及应用 成都理工大学

35、工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构外扩程序存储器电路外扩程序存储器电路25TM25DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构液晶显示电路设计26TM26DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石

36、坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构5.5.串行口引脚串行口引脚串行口引脚串行口引脚 C5402C5402器件有两个器件有两个器件有两个器件有两个McBSPMcBSP串行口，共有串行口，共有串行口，共有串行口，共有1212个外个外个外个外部引脚。部引脚。部引脚。部引脚。BCLKRBCLKR0 0：缓冲串行口缓冲串行口缓冲串行口缓冲串行口0 0同步接收时钟信号；同步接收时钟信号；同步接收时钟信号；同步接收时钟信号；BCLKRBCLKR1 1：缓冲串行口缓冲串行口缓冲串行口缓冲串

37、行口1 1同步接收时钟信号；同步接收时钟信号；同步接收时钟信号；同步接收时钟信号；BCLKX BCLKX0 0：缓冲串行口缓冲串行口缓冲串行口缓冲串行口0 0同步发送时钟信号；同步发送时钟信号；同步发送时钟信号；同步发送时钟信号；BCLKXBCLKX1 1：缓冲串行口缓冲串行口缓冲串行口缓冲串行口1 1同步发送时钟信号；同步发送时钟信号；同步发送时钟信号；同步发送时钟信号；BDR BDR0 0：缓冲串行口缓冲串行口缓冲串行口缓冲串行口0 0的串行数据接收输入；的串行数据接收输入；的串行数据接收输入；的串行数据接收输入；BDRBDR1 1：缓冲串行口缓冲串行口缓冲串行口缓冲串行口1 1的串行数据

38、接收输入；的串行数据接收输入；的串行数据接收输入；的串行数据接收输入；27TM27DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构5.5.串行口引脚串行口引脚串行口引脚串行口引脚 BDXBDX0 0：缓冲串行口缓冲串行口缓冲串行口缓冲串行口0 0的串行数据发送输出；的串行数据发送输出；的串行数据发送输出；的串行数据发送输出；BDXBDX1 1：缓冲串行口缓冲串行口缓冲串行口缓冲串行口1 1的串行数据发送输

39、出；的串行数据发送输出；的串行数据发送输出；的串行数据发送输出；BFSRBFSR0 0：缓冲串行口缓冲串行口缓冲串行口缓冲串行口0 0同步接收信号；同步接收信号；同步接收信号；同步接收信号；BFSRBFSR1 1：缓冲串行口缓冲串行口缓冲串行口缓冲串行口1 1同步接收信号；同步接收信号；同步接收信号；同步接收信号；BFSXBFSX0 0：缓冲串行口缓冲串行口缓冲串行口缓冲串行口0 0同步发送信号；同步发送信号；同步发送信号；同步发送信号；BFSXBFSX1 1：缓冲串行口缓冲串行口缓冲串行口缓冲串行口1 1同步发送信号。同步发送信号。同步发送信号。同步发送信号。28TM28DSP原理及应用原理

40、及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构6.6.主机接口主机接口主机接口主机接口HPIHPI引脚引脚引脚引脚 C5402C5402的的的的HPIHPI接接接接口口口口是是是是一一一一个个个个8 8位位位位并并并并行行行行口口口口，用用用用来来来来与与与与主主主主设设设设备备备备或或或或主主主主处处处处理理理理器器器器接接接接口口口口，实实实实现现现现DSPDSP与与与与主主主主设设设设备备备备或或或或主主主主处处处处

41、理理理理器器器器间间间间的通信。的通信。的通信。的通信。HDSHDS1 1：HDSHDS2 2：HDHD77HDHD0 0：8 8位双向并行数据线；位双向并行数据线；位双向并行数据线；位双向并行数据线；HCSHCS：片选信号，作为片选信号，作为片选信号，作为片选信号，作为HPIHPI的使能端；的使能端；的使能端；的使能端；HASHAS：地址选通信号；地址选通信号；地址选通信号；地址选通信号；数据选通信号，由主机控制数据选通信号，由主机控制数据选通信号，由主机控制数据选通信号，由主机控制HPIHPI数据传输；数据传输；数据传输；数据传输；29TM29DSP原理及应用原理及应用 成都理工大学工程技

42、术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构主机控制信号。主机控制信号。主机控制信号。主机控制信号。用于主机选择所要寻址的寄存器；用于主机选择所要寻址的寄存器；用于主机选择所要寻址的寄存器；用于主机选择所要寻址的寄存器；HRHR/W W：主机对主机对主机对主机对HPIHPI口的读口的读口的读口的读/写信号；写信号；写信号；写信号；HRDYHRDY ：HPIHPI数据准备好信号；数据准备好信号；数据准备好信号；数据准备好信号；HINTHINT/TO

43、UTTOUT1 1：HPIHPI向主机请求的中断信号；向主机请求的中断信号；向主机请求的中断信号；向主机请求的中断信号；HPIENAHPIENA：HPIHPI模块选择信号。模块选择信号。模块选择信号。模块选择信号。6.6.主机接口主机接口主机接口主机接口HPIHPI引脚引脚引脚引脚 HBILHBIL：字节识别信号，用来判断主机送来的数据是字节识别信号，用来判断主机送来的数据是字节识别信号，用来判断主机送来的数据是字节识别信号，用来判断主机送来的数据是 第第第第1 1字节还是第字节还是第字节还是第字节还是第2 2字节。字节。字节。字节。H H H HCNTLCNTL0 0 HCNTLHCNTL1

44、 130TM30DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构7.7.通用通用通用通用I/OI/O引脚引脚引脚引脚 C5402C5402芯片都有芯片都有芯片都有芯片都有2 2个通用的个通用的个通用的个通用的I/OI/O引脚，分别为：引脚，分别为：引脚，分别为：引脚，分别为：XFXF：外部标志输出信号，用来给外部设备发送外部标志输出信号，用来给外部设备发送外部标志输出信号，用来给外部设备发送外部标志输出信

45、号，用来给外部设备发送 信号。通过编程设置，控制外设工作。信号。通过编程设置，控制外设工作。信号。通过编程设置，控制外设工作。信号。通过编程设置，控制外设工作。BIOBIO：控制分支转移输入信号，用来监测外设的控制分支转移输入信号，用来监测外设的控制分支转移输入信号，用来监测外设的控制分支转移输入信号，用来监测外设的 工作状态。工作状态。工作状态。工作状态。31TM31DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结

46、构的硬件结构测试测试测试测试程序：程序：程序：程序：.text.text_c_int00:_c_int00:SSBX XF SSBX XF CALL DELAY CALL DELAY RSBX XF RSBX XF CALL DELAY CALL DELAY B _c_int00 B _c_int00DELAY:STM#999,BRCDELAY:STM#999,BRC RPTB done-1 RPTB done-1 RPT#9999 RPT#9999 NOP NOPdone:RETdone:RET .end .end32TM32DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工

47、程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构8.8.测试引脚测试引脚测试引脚测试引脚 C5402C5402芯芯芯芯片片片片具具具具有有有有符符符符合合合合IEEE1149.1IEEE1149.1标标标标准准准准的的的的在在在在片片片片仿仿仿仿真真真真接口。接口。接口。接口。TCKTCK：测试时钟输入引脚；测试时钟输入引脚；测试时钟输入引脚；测试时钟输入引脚；TDITDI：测试数据输入引脚；测试数据输入引脚；测试数据输入引脚；测试数据输入引脚；TDOTDO：测试数据输

48、出引脚；测试数据输出引脚；测试数据输出引脚；测试数据输出引脚；TMSTMS：测试方式选择引脚；测试方式选择引脚；测试方式选择引脚；测试方式选择引脚；TRSTTRST：测试复位引脚；测试复位引脚；测试复位引脚；测试复位引脚；EMUEMU0 0：仿真器中断仿真器中断仿真器中断仿真器中断0 0引脚；引脚；引脚；引脚；EMUEMU1/1/OFFOFF：仿真器中断仿真器中断仿真器中断仿真器中断1 1引脚引脚引脚引脚/关断所有关断所有关断所有关断所有 输出引脚。输出引脚。输出引脚。输出引脚。33TM33DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2

49、2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构在片仿真接口在片仿真接口在片仿真接口在片仿真接口电电电电路路路路34TM34DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构 2.3 2.3 C54xC54x的内部总线结构的内部总线结构 TMS320C54xTMS320C54x的结构是以的结构是以的结构是以的结构是以8

50、8 8 8组组组组16161616位总线为核心，位总线为核心，位总线为核心，位总线为核心，形成了支持高速指令执行的硬件基础。形成了支持高速指令执行的硬件基础。形成了支持高速指令执行的硬件基础。形成了支持高速指令执行的硬件基础。总线结构总线结构总线结构总线结构 1 1 1 1组程序总线组程序总线组程序总线组程序总线PBPB3 3 3 3组数据总线组数据总线组数据总线组数据总线CBCB、DBDB、EBEB4 4 4 4组地址总线组地址总线组地址总线组地址总线PABPAB、CABCAB、DABDAB、EABEAB 35TM35DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学

51、院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构1 1程序总线程序总线程序总线程序总线PBPB 主主主主要要要要用用用用来来来来传传传传送送送送取取取取自自自自程程程程序序序序存存存存储储储储器器器器的的的的指指指指令令令令代代代代码码码码和和和和立立立立即操作数。即操作数。即操作数。即操作数。36TM36DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C

52、54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构2 2 2 2数据总线数据总线数据总线数据总线CB CB、DBDB和和和和EBEB 3条数据总线分别与不同功能的内部单元相连接。条数据总线分别与不同功能的内部单元相连接。CB和和DB用来传送从数据存储器读出的数据；用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。用来传送写入存储器的数据。3 3 3 3地址总线地址总线地址总线地址总线PABPAB、CABCAB、DABDAB和和和和EAB EAB 用来提供执行指令所需的地址。用来提供执行指令所需的地址。用来提供执行指令所需的地址。用来提供执行指令所需的地址。37TM3

53、7DSP原理及应用原理及应用 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 第第第第2 2 2 2章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54x的硬件结构的硬件结构的硬件结构的硬件结构C54xC54x读读/写操作占用总线情况写操作占用总线情况读读/写方式写方式地址总线地址总线程序总线程序总线数据总线数据总线PABCABDABEABPBCBDBEB程序读程序读 程序写程序写 单数据读单数据读 双数据读双数据读 32位长数据读位长数据读(hw)(lw)(hw)(lw)单数据写单数据写 数据读数据读/数据写数据写 双数据读双数据读/系数读系数读 外设读外设读 外设写外设写