《数字电子技术题目第五章》由会员分享，可在线阅读，更多相关《数字电子技术题目第五章（5页珍藏版）》请在装配图网上搜索。
1、数字电子技术题目第五章第五章 时序逻辑电路一.填空题 一个四位右移寄存器初态为0000,输入二进制数为D3D2D1D0=111，经过 个 CP脉冲后寄存器状态变为Q3Q1Q=100。 . 某计数器的状态转换图如图1所示,该计数器是 进制 法计数器。 . 数字电路按照是否有记忆功能通常可分为两类： 、 。 4. 一个四位右移移位寄存器初态为0000，输入二进制数为32D1D=111,经过 个 C脉冲后寄存器状态变为Q3QQ1Q0=10。 5. 某计数器的状态转换图如图1所示，该计数器是 进制 法计数器 。 6. 某计数器的状态转换图如图3所示,该计数器是 进制 法计数器。 时序逻辑电路根据其有无
2、统一的时钟信号分为 和 _两类。 二.选择题 1. 同步时序逻辑电路和异步时序逻辑电路比较,其差别在于前者( ）。 A.有触发器 B有统一的时钟脉冲控制 . 有稳定状态 D. 输出只与内部状态有关2在下列逻辑电路中，为时序逻辑电路的是（ ）。 A.译码器 B.编码器 C.全加器 D.计数器3要构成一个六进制计数器,至少需要( )个触发器。 3 .2 . D.84. 用触发器设计一个同步12进制的计数器所需要的触发器的数目是（ ）。A.2 B.3 C. . 5 5. 在下列逻辑电路中,是时序逻辑电路的是（ )。 A. 译码器 . 数据分配器 C. 全加器 D 寄存器 6同步计数器是指( ）的计数
3、器。 A. 由同类型的触发器构成 . 各触发器时钟端连在一起，统一由系统时钟控制 C. 可用前级的输出做后级触发器的时钟 . 可用后级的输出做前级触发器的时钟 三 简答题&计算题 1. 分析图6所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图,并说明该电路能否自启动。 2.试利用同步计数器74L11设计七进制计数器。要求：采用置数法,写出设计过程,画出连接图。 . 分析图6时序逻辑电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图,并说明该电路功能。（1分） 4. 表2所示是同步四位二进制计数器4VC161的功能表,图10是其逻辑符
4、号。试利用同步计数器4LVC11设六进制计数器。要求:采用置数法,写出设计过程,画出连接图。 表2 输 入 输 出 清零预置 使能 时钟 预置数据输入 计 数 进位 CEPCE P D3 D2 D1 0Q Q Q Q0 TC L L HL 3 D2 D 0 D3 D2D1D0* H L 保 持 * H H L 保 持L H H 计 数 *表示只有当CE为高电平且计数器状态为HHH时输出为高电平,其余均为低电平。 5.分析图7所示时序逻辑电路逻辑功能，假设触发器的初始状态为0。要求: (1)求出逻辑方程、列出状态表、画出状态图； (2)检查电路能否自启动 图7 答案一. 填空题 1. 2.六，加
5、 3. 组合电路,时序电路 4 . 七,加 6. 八,加 7同步时序逻辑电路;异步时序逻辑电路 二. 选择题 B . D 3 A 4.C 5 D 6. B三简答题&计算题 1 解：()写出驱动方程 ()将驱动方程代入JK触发器的特性方程，求出电路的状态方程。 (3）根据状态方程和输出方程,求出电路的状态表。 该电路没有输入信号,属于莫尔型时序电路，因此电路任意时刻的次态只取决于电路的初态。设电路的初态=000，可得状态如下表所示。 状态表 Y 0 0 0 0 0 1 1 0 1 11 0 0 1 0 1 1 0 1 1 0 1 0 0 0 0 1 1 0 1 1 1 1 （4)根据状态表画出电
6、路的状态图。根据状态表可以画出习题的状态图如下图所示。101 1 11 101 010 001 000 （5）电路的逻辑功能。从状态转换图可以看出，该电路是一个五进制计数器。每经过5个时钟脉冲,电路的状态循环变化一次；且该电路可以自起动。2.解:4L161是四位二进制计数器，芯片具有同步置数功能,当时，在下一个时钟脉冲到来时,。 下图为利用74LVC161采用置数法设计的七进制加法计数器。 .解:()了解电路组成。电路是由两个JK触发器组成的莫尔型同步时序电路。 （2)写出下列各逻辑方程式: 激励方程: J1=K1=1 K=X Q1 输出方程: Y=Q1 将激励方程代入J触发器的特性方程得状态
7、方程对F: 对F2： 整理得: （3)列出其状态转换表,画出状态转换图和波形图状态表 1 1 1 0 10 0 X1 X1 0 / 1 0 0/1 01 / 0 /0 0 0 / 0 1 0 / / 00 1 /0 状态图如下图: 状态图 功能:进制可逆计数器 4.解:7LVC61是四位二进制计数器,芯片具有同步置数功能，当时，在下一个时钟脉冲到来时，。 下图为利用74LV1采用置数法设计的六进制加法计数器。 5 解: (1)逻辑方程： （2） (3）00 1 1 1 1 1 110 1 0 01 1 01 1 01 0 001 0 1 1 0 00 1 00 1 0 状态表（4)状态转换图 （5)电路能自启动
数字电子技术题目第五章
