第七章寄存器副本

《第七章寄存器副本》由会员分享，可在线阅读，更多相关《第七章寄存器副本（32页珍藏版）》请在装配图网上搜索。

1、 第七章第七章时序逻辑电路时序逻辑电路了解集成移位寄存器的应用了解集成移位寄存器的应用移存型计数器。移存型计数器。主要要求：主要要求：理解寄存器和移位寄存器的作用和工作原理。理解寄存器和移位寄存器的作用和工作原理。6.4移位寄存器移位寄存器时序逻辑电路一般模型时序逻辑电路一般模型一、寄存器一、寄存器Register，用于存放二进制数码。，用于存放二进制数码。1、概述、概述（1）寄存器：）寄存器：暂时存放数码的逻辑部件。一个触暂时存放数码的逻辑部件。一个触发器可以存放一位二进制数码。发器可以存放一位二进制数码。（3）寄存器的构成）寄存器的构成触发器触发器门构成的门构成的控制电路控制电路寄存数寄存

2、数保证信号的接保证信号的接收和清除收和清除（2）寄存器的基本功能）寄存器的基本功能存储或传输用二进制数码表示的数据或信息，存储或传输用二进制数码表示的数据或信息，完成代码的寄存、移位、传输操作。完成代码的寄存、移位、传输操作。（4）移位寄存器：）移位寄存器：除了具有寄存数码的功除了具有寄存数码的功能外，还具有移位功能能外，还具有移位功能（5）移位寄存器）移位寄存器单向：单向：双向：双向：左移或右移，实现左移或右移，实现乘乘2或除或除2即可左移有可右移。即可左移有可右移。（6）移位寄存器的）移位寄存器的四种工作方式四种工作方式串行输入串行输入串行输出串行输出串行输入串行输入并行输出并行输出并行输

3、入并行输入串行输出串行输出并行输入并行输入并行输出并行输出 下面请看置数演示下面请看置数演示4 位位 寄寄 存存 器器Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 由由D 触发器触发器构成，因此能锁存输入数据。构成，因此能锁存输入数据。D0D1 D2D3RRRR1CR CR 为异步清零端，为异步清零端，当当 CR=0 时时，各触发器均，各触发器均被被置置 0。寄存器工作时，。寄存器工作时，CR 应为高电平。应为高电平。D0 D3 称称为为并并行行数数据据输输入入端端，当当时时

4、钟钟 CP 上上升升沿沿到到达达时时，D0 D3 被被并并行行置置入入到到 4 个个触触发发器器中中，使使 Q3 Q2 Q1 Q0=D3 D2 D1 D0。D0D1 D2D3D0D1 D2D3D0D1 D2D3在在 CR=1 且且CP上升沿未到达时，各触发器上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。的状态不变，即寄存的数码保持不变。Q0 Q3 是同时输出的，这种输出是同时输出的，这种输出方式称并行输出。方式称并行输出。Q0 Q1Q2 Q3 并行寄存器并行寄存器 位边沿触发寄型存器位边沿触发寄型存器74LS1751.单向移位寄存器的结构与工作原理单向移位寄存器的结构与工作原理右移

5、输入右移输入D0D1D3DID2右移输出右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲移位脉冲CP右右 移移 位位 寄寄 存存 器器 由由 D 触发器构成。触发器构成。在在 CP 上升沿作用下，上升沿作用下，串行输入数据串行输入数据 DI逐步被移入逐步被移入 FF0 中；同时，数据逐步被右移。中；同时，数据逐步被右移。D0=DI，D1=Q0，D2=Q1，D3=Q2。DI右移输入右移输入D0Q0右移输出右移输出D1D2D3Q1Q2Q31D1D1D1D1.单向移位寄存器的结构与工作原理单向移位寄存器的结构与工作原理设串行输入数码设串行输入数码DI=1011

6、，电路初态为，电路初态为 Q3Q2Q1Q0=0000。可可见见，移移位位寄寄存存器器除除了了能能寄寄存存数数码码外外，还能实现数据的串、并行转换。还能实现数据的串、并行转换。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲在在 4 个移位脉冲作个移位脉冲作用下，用下，串行输入串行输入的的 4 位位数码数码 1011 全部存入寄全部存入寄存器，并由存器，并由 Q3、Q2、Q1 和和 Q0 并行输出并行输出。举例说明工作原理举例说明工作原理10111401011300100200011100000Q3Q2Q1

7、Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲工作原理举例说明工作原理举例说明 再输入再输入 4 个移位脉冲个移位脉冲时，时，串行输入串行输入数据数据 1011将从将从 Q3 端端串行输出串行输出。01100511000610000710111400000801011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲1 从从 Q3 端取出端取出0 从从 Q3 端取出端取出1 从从 Q3 端取出端取出1 从从 Q3 端取出端取出二、移位寄存器二、移位寄存器在控制信号作用下，可实现在控制信号作用下，可实现右移也

8、可实现左移。右移也可实现左移。双向移位双向移位寄寄 存存 器器单向移位单向移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向右移动存器中的数码依次向右移动 1 位。位。每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向左移动存器中的数码依次向左移动 1 位。位。Shift register用于存放数码和使数码根据需要向左或向右移位。用于存放数码和使数码根据需要向左或向右移位。1.串行输入串行输入/串行输出串行输出/并行输出移位寄存器并行输出移位寄存器 7.4.2 移位寄存器移位寄存器 7

9、4LS164扩展扩展1.串行输入串行输入/串行输出串行输出/并行输出移位寄存器并行输出移位寄存器 7.4.2 移位寄存器移位寄存器 2.并行输入并行输入/串行输出移位寄存器串行输出移位寄存器 串行数据输入端并行数据输入端移位/置入控制端(低有效）时钟禁止端异步异步7.4.2 移位寄存器移位寄存器 3.双向移位寄存器及其应用举例双向移位寄存器及其应用举例 74LS 194A，左，左/右移，并行输入，右移，并行输入，保持，异步置零保持，异步置零等功能等功能移位寄存器移位寄存器 74LS194扩展电路：扩展电路：位移计数器的应用环型型计数器数器Q4 接D1四位移存器构成四位移存器构成环形形计数器，将

10、移存器的末数器，将移存器的末级输出出Q Q4 4，直接反直接反馈到最前到最前级的右移的右移输入端入端1 1、环形形计数器数器（1 1）电路路四位移存器构成四位移存器构成环形形计数器，将移存器的末数器，将移存器的末级输出出Q Q3 3，直接反直接反馈到最前到最前级的右移的右移输入端入端（2 2）工作）工作过程程先令先令LD=0LD=0，在，在时钟CPCP的正沿，的正沿，预设数数D DI I=d=d3 3d d2 2d d1 1d d0 0=0001,=0001,并行并行置入移存器，使置入移存器，使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0001=00010001以后，使以后，使LD=1

11、LD=1，电路在路在CPCP作用下，作用下，这个个单独的存数独的存数1 1便在便在移存器中循移存器中循环右移，如状右移，如状态表所示。表所示。01 0 0 00 10 1 0 00 0 1 00 0 0 1构成模构成模4 4计数或分数或分频器其器其输出出Q Q3 3Q Q2 2Q Q1 1Q Q0 0是是4 4中取中取1 1码1 0 0 0无效循环有效循环序列发生器序列信号：在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，通常把这种串行数字信号叫做序列信号。能够循环地产生序列信号的电路称为序列信号发生器。序列的长度：序列信号有多少位，就称序列长度为多少。例如：序列为00

12、011，则序列长度为5。用D触发器构成的移位寄存器实现序列信号发生器例：产生一个8位的序列信号 00010111解：因为序列长度为8，所以至少需要3个D触发器构成左移的移位寄存器。000001010101011111110100状态图：Q2Q1Q0状态图中的8个状态两两互不相等。10111000Q2*Q1*Q0*0 0 00 0 10 1 01 0 10 1 11 1 11 1 01 0 0D0=Q0*Q2Q1Q00100011110D001101001D0=Q2Q1Q0+Q2Q1+Q2Q0电路的状态转换表：0 0 10 1 01 0 10 1 11 1 11 1 010 00 0 0Q2Q1

13、Q0所以，Q2输出的序列即为00010111。原状态新状态例：产生一个8位的序列信号 00010111000001010101011111110100D Q CK QD Q CK QD Q CK QCLOCKD0Q1Q2Q0例：产生一个8位的序列信号 00010111D0=Q2Q1Q0+Q2Q1+Q2Q0任何一个D触发器的输出均可得到所需序列。3.3.2 用移位寄存器74X194和逻辑门构成序列信号发生器例：产生一个8位的序列信号 00010111000001010101011111110100状态图：用74x194的低3位输出QBQCQD10111000QBQCQD0 0 00 0 10 1

14、 01 0 10 1 11 1 11 1 01 0 0LIN所以，QB输出的序列即为00010111。例：产生一个8位的序列信号 00010111QBQCQD0100011110LIN01101001LIN=QBQCQD+QBQC+QBQD3.3.2 用移位寄存器74X194和逻辑门构成序列信号发生器例：产生一个8位的序列信号 00010111LIN=Q2Q1Q0+Q2Q1+Q2Q0 CLKCLRS1S0LIND QDC QCB QBA QARIN74x194+5VCLOCKRESET_LQ0Q1Q23.3.2 用移位寄存器74X194和逻辑门构成序列信号发生器74x194的任何一个Q输出均可

15、得到所需序列。例：产生一个4位的序列信号 1101解：1）因为序列长度为4，所以先选择2位的左移移位寄存器（即，2个D触发器）。11100111状态图：Q1Q0可见，这四个状态中有两个状态相同，所以2位的移位寄存器不合适。下面选择3位的移位寄存器，重新画出状态图为：110101011111状态图：Q2Q1Q0可见，这四个状态各不相同，所以3位的移位寄存器合适。用D触发器构成的移位寄存器实现序列信号发生器1110Q2*Q1*Q0*1 1 01 0 10 1 11 1 1D0=Q0*Q2Q1Q00100011110D0d1dd100dD0=Q2+Q12）电路的状态转换表：1 0 10 1 11 1

16、 11 1 0Q2Q1Q0所以，Q2输出的序列即为1101。状态图：Q2Q1Q0110101011111原状态新状态例：产生一个4位的序列信号 1101状态图：Q2Q1Q01101010111113）检察自启动，无用状态的转换见上面状态图中的红色区域，可见它们是有效循环圈的分支，因此电路是自启动的。001000100010Q2Q1Q00100011110D0d1dd100dD0=Q2+Q1例：产生一个4位的序列信号 1101D Q CK QD Q CK QD Q CK QCLOCKD0Q1Q2Q0D0=Q2+Q1=(Q2 Q1)例：产生一个4位的序列信号 11014）电路图任何一个D触发器的输出均可得到所需序列。