用于提高ADC性能的自适应Dither结构

《用于提高ADC性能的自适应Dither结构》由会员分享，可在线阅读，更多相关《用于提高ADC性能的自适应Dither结构（8页珍藏版）》请在装配图网上搜索。

1、用于提高 ADC 性能的自适应 Dither 结构郭志勇;李广军;李强【摘要】A self-adapting Dither structure is proposed to solve the problem of the input signals overflow when Dither is used in the pipelined ADC. It utilizes PN as wideband and large amplitude Dither and synchronizes analog signals without changing their dynamic range.

2、 It is proved that such a tructure can reduce DNL errors and improve ADCs performance. The output codeword distribution is compared before and after Dither is added in experimental findings. The distinctive impacts on ADCs performance are reported as well when different amplitude Dithers are applied

3、.%针对流水线型ADC（模数转换器）中加入Dither噪声后可能导致输入信 号溢出问题，提出一种自适应Dither结构该结构采用PN（伪随机码）作为宽带大幅 度的Dither,通过自适应的方式在不影响输入信号动态范围的前提下将模拟信号随 机化，减小ADC的DNL（微分非线性）误差，提高ADC的动态性能实验结果对比了加 入该Dither前后的输出码字分布以及不同幅度Dither加入后对ADC性能的影响 结果.期刊名称】 电子科技大学学报年（卷）,期】 2011（040）003【总页数】5页(P375-37&460)关键词】 模拟电路;模数转换器;动态性能;自适应结构;宽带大幅度抖动作 者】 郭志

4、勇;李广军;李强【作者单位】电子科技大学通信与信息工程学院,成都611731;电子科技大学通信与信息工程学院,成都611731;电子科技大学通信与信息工程学院,成都611731【正文语种】中文【中图分类】TN792ADC将模拟信号转换为数字信号，是沟通模拟世界与数字世界的桥梁，是数字信 号处理的基础和关键芯片。ADC的性能指标主要分为静态指标与动态指标，其中静态指标包括微分非线性 (DNL)和积分非线性(INL)；动态指标包括信噪比(SNR)、信噪失真比(SINAD)、总 谐波失真比(THD)和无杂散动态范围(SFDR)。在模数转化过程中，加入 Dither 技术可以提高 ADC 分辨率，通过

5、多次叠加平均，使得低于1 LSB的信号也能被分辨出来。此外，在AD转换过程中加入Dither噪 声，还能提高ADC的动态性能。在ADC量化时，将Dither噪声与输入信号相加 后由ADC量化，减弱输入信号与量化噪声的相关性1-2，使得输入信号的幅度随 机化，减少错误码字积累，可有效提高ADC的动态性能。目前，Dither噪声应用于音频领域的低速、高精度sigma-delta型ADC的很多， 技术也比较成熟；而针对逐渐在高速、高精度领域成为主流结构的流水线型ADC 的相关研究开展较少3。1自适应DitherDither结构具有宽带和窄带形式。窄带Dither是在模拟输入信号带宽以外加入 Dith

6、er噪声，通过输出端的数字带通滤波器将窄带Dither滤去，对ADC的SNR 影响主要在于数字带通滤波器的性能，因而对数字带通滤波器的要求很高，实际应 用难度较大。宽带按信号幅度又可以分为小幅度和大幅度两种形式。小幅度的主要 作用是将量化噪声随机化，提高ADC分辨率以及减小相干采样而产生的谐波4; 大幅度除了具有小幅度的作用外，还具有在统计意义上减小ADC DNL误差的作 用5-6，提高ADC的SFDR，如图1所示。尽管大幅度Dither在提高ADC的 DNL方面较小幅度Dither的效果明显7，但过大幅度的Dither会使输入信号溢 出，从而降低输入信号的动态范围。本文针对12位流水线型AD

7、C结构，提出一种自适应宽带大幅度Dither结构，在 提高输入信号动态范围的同时，改善ADC的性能指标8。图1 Dither对DNL的平均化2自适应Dither结构宽带大幅度Dither的自适应Dither结构框图如图2所示。该结构首先对输入模 拟信号的幅度进行检测，并根据检测信息自适应地产生基于PN序列的大幅度 Dither，使得加上Dither后的输入信号满足高速ADC的输入量程范围。当ADC 转换完成后，再从转换后的数字部分去除PN序列Dither，既可保证ADC输入信 号不会因溢出情况而导致错误的转换码本，又可通过加入大幅度Dither改善ADC 的动态性能。图2自适应Dither结构

8、ADC 输入信号溢出分为向下溢出和向上溢出两种情况，为了解决这两种溢出问题， 采用两个比较器实现对信号最小值和最大值幅度检测，并根据检测结果自适应地对 PN序列做出调整。假设输入信号为s(t)，A为溢出检测的模拟电压值，则高速比 较器的输出结果为：式中，(山表示高速比较器对输入模拟信号幅度判断后所输出的二进制序列。假设 V ref为ADC的参考电压，则所加入Dither的最大幅度为V ref-A，即负责将 PN序列转换为模拟扰动噪声的DAC的参考电压为士(V ref-A)。得到输入信号幅 度的信息后，再由式得出的flag参数对采用乘同余或Fibonacci方法所产生的 PN序列进行自适应调节，

9、使得其通过DAC转换的模拟扰动噪声与输入模拟信号 相加后不会导致溢出。调节通过下式实现：其中，m为PN序列的比特位数。首先由高速比较器对输入模拟信号的幅度进行检测，再根据检测结果按照式(2)对PN序列进行调制。当输入的模拟信号幅度大于A时，将PN序列的最高有效位清 0,保证Dither的幅度为负极性；当输入模拟信号的幅度小于-A时，将PN序列 的最高有效位置1,保证Dither的幅度为正极性。DAC负责将自适应PN序列转 换为模拟扰动信号，其参考电压为为ADC的参考电压，则自适应Dither的幅度 为：图3自适应PN序列图3为自适应Dither随输入信号幅度自适应调整的仿真波形，从图中可以看出

10、， 当输入信号幅度过高或者过低时，自适应模块对Dither的幅度进行调整，从而保 证加入大幅度Dither后输入到ADC的模拟信号不会超过ADC的参考电压。3 建模与仿真3.1 Simulink下的建模本文对自适应Dither结构进行仿真的平台为Simulink , Simulink为Matlab所 提供的是一个基于图形化输入的仿真搭建平台。对自适应Dither结构进行仿真的 目标ADC为一个在Simulink下搭建的12位流水线型ADC行为级模型。ADC行 为级模型的搭建主要包括采样保持电路模型、子ADC模型与MDAC电路模型9- 10。运算放大器是采样保持电路的核心部分,其结构包括有限直流

11、增益、单位增 益带宽、压摆率、建立时间、寄生电容等,在行为级建模时主要考虑这些因素。子 ADC模块主要由比较器组成，失调电压是比较器的一个非理想因素，是该模块行 为级建模时的主要误差源之一。MDAC主要实现数模转换、减法、级间残差放大 等功能，主要考虑运算放大器的非理想因素和开关热噪声、电容不匹配、寄生电容 等因素的影响11-12。自适应Dither的系统整体仿真结构如图4所示，其中比较器模块用于实现对信号 幅度的检测，该模块主要以Simulink所提供的多输入加法器以及逻辑运算单元实 现。自适应PN序列产生模块首先以Simulink中的Uniform Random Number 产生均匀分布

12、随机浮点数，然后由Uniform Encoder模块将所产生的均匀分布随 机浮点数变为PN序列，最后根据高速比较器模块所提供的信息，通过采用bit set或bit clear模块将PN序列的最高有效位置1或清0,实现对PN序列的自适 应调节。DAC模块主要通过Simulink所提供的Uniform Decoder实现。由于 12位目标ADC是一个流水线结构ADC，其会对模拟信号的量化产生一定的延时， 所以在Dither去除前，必须采用延时模块对PN序列进行适当的延时对准，从而 在ADC转换后的数字码字中减去Dither所对应的PN序列。图4自适应宽带大幅度Dither建模3.2 仿真大幅度Di

13、ther能够在统计意义上减小DNL，其提高ADC动态性能的重要原因是 能够将输入模拟信号随机化，打乱原本固定的码字分布。图5为正弦单频信号完 成量化后的码字分布情况，正弦单频信号的频率为503 Hz，幅度为1 V。图5a 为未加入Dither时码字分布情况，图5b为加入1/2信号幅度的自适应宽带大幅 度Dither后的码字分布情况。从图5中可以看出，加入Dither后，被量化码字 的分布相对更加均匀，消除了部分错误码字造成的积累效应。采用量化后信号的FFT频谱特性分析ADC的动态性能。首先将ADC量化后的数 据通过加窗截取，然后进行FFT变换到频域，最后对其频谱特性进行分析。目标ADC级间增益

14、误差为1%时，量化码字进行16384点FFT变化后的频谱如图6所 示，其中，图6a为未加入Dither的频谱，图6匕图6d分别为加入幅度为1/2、 1/4、1/8输入信号自适应Dither后的频谱。可以看出，加入1/2信号幅度的 Dither后，原频谱的毛刺与谐波基本消失，ADC的SFDR提高约15 dB，其动态 性能得到了大幅度的提高。随着自适应Dither幅度的降低，ADC的动态性能也有 所下降。所以，在保证 ADC 输入信号动态范围的同时，宽带大幅度 Dither 信号幅度越大， ADC的动态性能越好。图6 动态性能仿真4总结大幅度Dither除了具有小幅度Dither的量化噪声随机化，

15、可提高ADC分辨率以 及减小相干采样而产生的谐波作用外，还具有在统计意义上减小ADC的DNL误 差，改善ADC的SFDR，提高ADC的性能的作用。但是，大幅度Dither的加入 可能导致信号的溢出问题。基于12位流水线型ADC结构，本文提出了一种自适应宽带大幅度Dither结构， 并且在Simulink平台上对该结构进行建模和仿真验证，结果表明，不仅有效地解 决了由于大幅度Dither的加入而造成的输入信号动态范围减小的缺点，而且还提 高了高速流水线型ADC的动态性能。参考文献1 WAGDY Z, FAWZY M. Effect of additive dither on the resolu

16、tion of ADCs w ith single-bit or multibit errorsJ.IEEE Transactions on Instrumentation and Measurement,1996, 45(2): 610-615.2 DIAS P, SILVA G, CRUZ S. Dithering performance of oversampled ADC systems affected by hysteresisJ. Journal of the International Measurement Confederation, 2002,32(1): 51-59.3

17、 SURESH B, WOLLMAN H B. Testing an ADC linearized w ith pseudorandom ditherJ. IEEE Transactions on Instrumentation and Measurement, 1998, 47(4): 839-848.4 BLESSER B, LOCANTIHI B. The application of narrowband Dither operating at the Nyquist frequency indigital systems to provide improvedsSignal to n

18、oise ratio over conventional DitheringJ. Audio Eng, 1987, 35(6):446-454.5 ANNA D. A-D conversion w ith Dither signal-possiblities and limitationsJ. Measurement Science Review, 2001, 1(1):75-78.6 WAGDY M F, NG W. Validity of uniform quantization error model for sinusoidal signals w ithout and w ith D

19、itherJ.IEEE Transaction on Instrumentation and Measurement,1989, 38(3): 718-722.7 SIRAGURSA E, GALTON I. A digitally enhanced 1.8 V 15 bit 40 MSample/s CMOS pipelined ADCJ. IEEE Journal Solid-State Circuits, 2004, 39(12): 2126-2138.8 SHU Y S, SONG B S. A 15 bit linear 20 MSample/s pipelined ADC digi

20、tally calibrated w ith signal-dependent DitheringJ. IEEE Journal of Solid-State Circuits, 2008,43(2): 342-350.9 BJMSEN J, YRTERDA T. Behavioral modeling and simulation of highspeed analog-to-digital converters using systemCC/IEEE International Symposium on Circuit and Systems.S.l.: IEEE, 2003, 906-9

21、09.10 BILHAN E, ESTRADA P C. Behavioral model of pipeline ADC by using simulinkJ. Southwest Symposium on M ixed-Signal Design, 2001, 147-151.11 陈廷乾，许俊，朱凯，等高精度流水线A/D转换器误差分析与系统设计J.微 电子学, 2008, 38(1): 126-128.CHEN Ting-qian, XU Jun, ZHU Kai, et al. Error analysis and system design of high-accuracy pipelined A/D converters J. M icroelectronics, 2008, 38(1): 126-128.12 程梦璋，景为平新型流水线ADC的设计与分析几电子科技大学学报,2008, 37(6): 930-933.CHENG Meng-zhang, JING Wei-ping. Design and analysis of a novelpipelined ADCJ. Journal of University of Electronic Science and Technology of China, 2008, 37(6):930-933.编辑张俊