FPGA配置芯片的网上汇总(较杂-需自己总结)

《FPGA配置芯片的网上汇总(较杂-需自己总结)》由会员分享，可在线阅读，更多相关《FPGA配置芯片的网上汇总(较杂-需自己总结)（13页珍藏版）》请在装配图网上搜索。

1、FG配备芯片1ra PG器件有三类配备下载方式:积极配备方式(AS)和被动配备方式（PS)和最常用的(TAG)配备方式。S由FPG器件引导配备操作过程，它控制着外部存储器和初始化过程，EPS系列.如PCS1,EC4配备器件专供AS模式,目前只支持yclo系列。使用Alera串行配备器件来完毕。Cyclone期间处在积极地位，配备期间处在附属地位。配备数据通过DATA0引脚送入 FPGA。配备数据被同步在LK输入上，1个时钟周期传送1位数据。（见附图)PS则由外部计算机或控制器控制配备过程。通过加强型配备器件（PC6，EPC8,EPC4）等配备器件来完毕,在S配备期间，配备数据从外部储存部件，通

2、过DATA0引脚送入FPGA。配备数据在DLK上升沿锁存,1个时钟周期传送1位数据。（见附图)JTAG接口是一种业界原则,重要用于芯片测试等功能，使用IEStd149联合边界扫描接口引脚，支持JAM STAPL原则，可以使用Altra下载电缆或主控器来完毕。FPGA在正常工作时,它的配备数据存储在SM中，加电时须重新下载。在实验系统中,一般用计算机或控制器进行调试,因此可以使用PS。在实用系统 中，多数状况下必须由FPGA积极引导配备操作过程,这时FPG将积极从外围专用存储芯片中获得配备数据，而此芯片中fpga配备信息是用一般编程器将设计所得的pf格式的文献烧录进去。专用配备器件:pc型号的存

3、储器常用配备器件:ep2,epc1，ep,p8，p4(目前好象已经被逐渐裁减了）等对于cne ccloII系列器件，ALTER还提供了针对方式的配备器件,EC系列.如EPCS1,EC配备器件也是串行配备的.注意,她们只合用于ccle系列.除了和等单BIT配备外，目前的某些器件已经支持PS，FPS等某些并行配备方式,提高配备了配备速度。固然所外挂的电路也和P有某些区别。 尚有解决器配备例如JUNNER 等等，如果需要再百度吧,至少不下十种。例如lta公司的配备方式重要有asive Serial(PS)，tive eril(S）,Fat Pasve Pralll(FP)，PasivePrallel

4、 Sychroou(PS）,Psive arll Asycrnous(PPA）,Pasie l Aynhrono（PS),TAG等七种配备方式,其中ylon支持的配备方式有S，S，JAG三种.对FPGA芯片的配备中,可以采用AS模式的措施,如果采用E的芯片,通过一条下载线进行烧写的话,那么开始的nOF,STAUS应当上拉,要是考虑多种配备模式，可以采用跳线设计。让配备方式在跳线中切换,上拉电阻的阻值可以采用10K在PS模式下ti:如果你用电缆线配备板上的FGA芯片，而这个PGA芯片已有配备芯片在板上,那你就必须隔离缆线与配备芯片的信号.(祥见 下图).一般平时调试时不会把配备芯片焊上的,这时候

5、用缆线下载程序.只有在调试完毕后来,才把程序烧在配备芯片中, 然后将芯片焊上或者配备芯片就是可以以便取下焊上的那种这样出了问题还可以以便地调试.在AS模式下tp: 用过一块板子用的A下载，配备芯片始终是焊在板子上的，本来AS方式在用线缆对配备芯片进行下载的时候,会自动严禁对FPGA的配备，而S方式需要电路上隔离。一般是用jta配备e2和fk，然后 epc2用ps方式配备flx10k.这样用比较好.(这是我在网上看到的,可以这样用吗?怀疑中)望达人告知下载电缆,Alera下的下载电缆分为byeblster和byblasterM,以及ByteBlaster I，目前还推出了基于USBbter.由于

6、B基本已经很少有人使用,而USB-lasr目前又过于昂贵，这里就说一下BBII和 BMV的区别.B支持多电压供电5.v,3v,25v,1.v;BBI支持三种下载模式:AS,可对Ater的s串行配备芯片(EPCS系列)进行编程PS,可对FA进行配备JAG,可对FPGA,CPLD,即lera配备芯片(PC系列）编程而B只支持P和JTA6，一般在做FPA实验板,（如cclne系列)的时候，用TAG方式,这样可以用TG方式调试，而最后程序已经调试无误了后,再用 AS模式把程序烧到配备芯片里去，并且这样有一种明显的长处,就是在AS模式不能下载的时候,可以运用Qurts自带的工具生成JTA模式下可以运用i

7、c文献来验证配备芯片与否已经损坏，措施祥见附件.Altera的PA可以通过单片机，CPD等加以配备，重要原理是满足datasheet中的时序即可,这里我就不多说了,有爱好的朋友可以看看下面几篇文章，应当就可以明白是怎么回事了.配备时,uartus软件操作部分:（1).assignment-ice-dece&pin ptios-选择cniguraon sc,cnfigaratinmde,nfigraton devce，注旨在不支持远程和本地更新的机器中configuraomoe不可选择,而onfigutiondece中会根据不同的配备芯片产生po文献,如果选择自动,会选择最小密度的器件和适合设计

8、（).可以定义双口引脚在配备完毕后的作用,在刚刚的device&pin otin-al-urpose pin-，可以在配备完毕后继续当I/O口使用(3)在enra菜单下也有诸多可钩选项,默认状况下一般不做改动,具体用法参见lterconfigrion handook,volum,sectionI.(4)有关不同后缀名的文献的合用范畴:sof(SRAM ObectFile)当直接用PS模式下将配备数据下到G里用到,USB ATER,STEBLASER,BII,BBMV合用,qrtuII会自动生成,所有其她的配备文献都是由of生成的.（Pogrammer Objec Fil)也是由quartusI

9、I自动生成的，BBII合用,AS模式下将配备数据下到配备芯片中rbf(Raw ia Fil）用于微解决器的二进制文献.在PS，FPP，PPS,PPA配备下有用处rp(Raw rogainDta Fe)涉及bitseam的二进制文献，可用AS模式配备，只能由pof文献生成hex（headecima ile)这个就不多说了,单片机里诸多ttf(Taula Txt File）合用于FPP,PP,PPA,和bi-ide P配备方式bf(SerialBitstramFi）用S模式配备Fle 10k和Fle6000的am（m Fie）专门用于pgram,verigy,bnkheckFPG配备方式和配备器件

10、简介配备,就是对FPGA的内容进行编程的一种过程。在一般的应用中，都是选择用Ater的配备芯片配合完毕配备过程。在Alera的产品中，可以根据FPGA在整个配备过程的角色,可以分为类:FPGA积极方式（AS）;FPG被动方式(PS)；AG方式。在PA积极方式下(如下简称AS),由板上的PGA积极输出输出控制和同步信号给Altera专用的一种串行配备芯片(如EPS1等),在配备芯片收到命令后,就把配备芯片数据发到FPGA,完毕配备过程。注意:该方式只能与Altera提供的积极串行配备芯片配合使用（即C系列），该配备方式只有在traix II系列和Cyclone系列(涉及,I,II代)中使用。 在

11、FPG被动方式下,由系统的其她设备发起并控制配备过程。这些设备涉及Alter的配备芯片(EPC系列），或者是微控制器（如单片机),CPLD等。P完全处在被动地位,只是简朴的输出某些状态信号配合配备过程。 在P被动方式中，涉及被动串行(PS)，迅速被动并行(PP),被动并行同步(PP），被动并行异步（PPA)等。我们重要简介一下最常用的, 具有代表性的S模式。模式是所有Atea FPGA都支持的，一般最常用的是用Alera的配备芯片EPC系列来完毕配备过程。在做PS配备时，FPG配备数据从存储器（一般是EC系列)里 读出,在时钟的上升沿到来时降数据打入FPG。 JTAG是IEE 19.1边界扫描

12、测试的原则接口，重要用于芯片的测试等功能。Ate PGA基本上都支持由JTA命令来配备PGA的方式,并且JTAG的配备方式比其她任何一种配备方式都高档。不同的lte FGA系列所支持的配备方式:下面简介下配备芯片: Altera的配备芯片可以分为如下三种： 1 增强型配备器件:PC16,EPC8,EPC4 S串行配备器件:PCS64,EPCS16，ECS4和EPS13. 一般配备器件:EC2,EC1和EPC144如下是各个配备芯片的属性： 增强型配备器件： S串行配备器件: 一般配备器件： 增强型配备器件可以支持对大容量FGA单元的配备,可以由JTAG接口进行在线系统编程(IP） 一般配备器件

13、容量较小，其中只有EC2具有可反复编程的特点。AS配备芯片是专为为Srat II,Ccone系列（涉及I,II,III代）设计的单片、低成本的配备芯片,可以由下载电缆进行可反复编程。漫谈xiin GA 配备电路这里要谈的时xiin的srt-3系列FGA的配备电路。固然了，其他系列的PGA配备电路都是大同小异的，读者可以类推，重点参照官方提供的datshe，毕竟那才是最权威的资料。这里特权同窗只是结合自己的理解，用通俗的语言作一点描述。 所谓典型,这里要列出一种市面上最常用的sparan的x3s400的配备电路。所有sprta-3的P配备电路的链接方式都是同样的。Xc3s400是0万门FPGA,

14、它的nfgratio itsem虽然只有1.6916Mbit，但是它还是需要2Mbt的配备芯片X02S，不能想固然的觉得我的设计简朴，最多用到1Mbit，那么我选XCF0S(1Mbit）就可以了。事实并非如此,虽然你只是用xc3s400做一种流水灯的设计，那么你下载到OM（XCF0S）里的数据也是1.6916Mt的，因此对于A的配备R的选择宜大不适宜小。 配备电路无非有下面五种：主串,从串,主并,从并,JTAG。前四种是相对于下载到PROM而言的(串并是相对于不同配备芯片是串口和时并口合同和FP通讯辨别的）,只有JAG是相对于调试是将配备下载到GA的RA而言的(掉电后丢失)。GA和CPL相比,

15、CD是基于ROM型的，就是在数据下载到CPL上,掉电后不丢失。而PGA则是基于RM的，如果没有外部R存储配备数据,那么掉电后就丢失数据。因此FGA都需要外接有配备芯片（固然目前也有基于LASH的FG浮现)。那么我们就来看一下主串模式下PA的配备电路的连接。官方的硬件连接如下：点击看原图 为了增长配备电路的可靠性,一般我们我们增长某些抗干扰的设计（如增长滤波电容、匹配电阻）：点击看原图先看RM芯片的各个管脚吧。18,19,0脚就不谈了,根据dtase给供相相应的电平；3脚CLK是接了FPGA的CL,数据通信的同步就是通过FG的CLK产生的时钟进行的；由于使用的芯片时串行的配备芯片，因此只有一种数

16、据信号口O，连接到F的DN口(上图没有画出）,和上面的时钟信号协同工作完毕串行数据传播,每当CL的上升沿锁存数据，同步PM内部的地址计数器自动增长;此外尚有两条控制信号线时II(连接PRO的E/REST)和ONE（连接PM的E)，OE/REET是为了保证每次重新配备前PM的地址计数器复位;有关CE脚,官方资料说得也不是很具体，以我个人的理解,C应当是chipenale的缩写，从它和FPGA的OE脚连接我们不难推断出，FPGA未配备完毕时DOE=0，那么配备芯片PROM处在片选状态,而一旦配备完毕DONE=1,那么PROM就不再被选通，同步daheet也说到这个管脚可以直接接地，就是始终片选中,

17、但是这样会使DATA口有持续的数据信号输出，同步导致不必要的电流消耗;EO脚这里不接,由于它在多种PROM的配备电路中时作为下一种ROM的端信号连接用的；CF信号时连接FPG的ROG_B接口的，它的作用就是产生开始配备信号,它连接了一种上拉电阻,如果PRO_B产生低电平脉冲则ROM会重新开始一次配备，因此我们会在这条线上接一种按键到地，如果按键按下那么就会使能PRM重新配备FPG;尚有几种信号接口TDI,TC，TMS,TD都是PO和PC连接的信号，PC通过这些电路（一般接一片驱动隔离芯片后通过并口通信,这里不重点简介了)下载数据到POM中。 上面谈及POM的信号接口时都附带的谈到了PGA的配备

18、管脚。这里再做某些归纳性的阐明。FPGA有7个专用的配备管脚(CLK,DI,ROGB，DNE,HSWAE,0，M1，M）,个专用的JG管脚(TI,TCK,MS,TDO)，这些管脚是由VCCUX专门供电的（该系列PGA一般接VCX=2.5V)。FPGA的0,M1，M脚是进行配备模式选择用的,该电路主串模式下M0,M1,M2=0,如果时AG下载模式M,1,M2=01。上面没有提及的HSWAEN管脚接地，则是用于设立当FA处在配备状态下其他闲置管脚为上拉状态，而如果该管脚接高电平,则PG处在配备状态下其他闲置管脚浮空。所觉得了减少FPA配备过程的干扰，一般把此脚接地。XilinxFPGA电路配备FP

19、GA配备电路可以当作顾客设计和硬件电路之间的连接纽带,最后目的是在一定外部条件下,精确迅速地实现FGA系统配备。在FG的配备系统中，软件编程由PGA提供商提供,设计人员要掌握其操作措施，将配备数据从P加载到iinFPGA芯片的整个配备过程，可分为如下环节：初始化;清空配备存储器;加载配备数据；CR错误检查,STAR-UA配备方式灵活多样,根据芯片与否可以自己积极加载配备数据分为主模式、从模式以及JTAG模式。典型的主模式都是加载片外非易失(断电不丢数据)性存储器中的配备比特流,配备所需的时钟信号（称为CCK)由FPGA内部产生,且FPG控制整个配备过程。从模式需要外部的主智能终端(如解决器、微

20、控制器或者DSP等)将数据下载到PGA中，其最大的长处就是PG的配备数据可以放在系统的任何存储部位，涉及：lash、硬盘、网络，甚至在其他解决器的运营代码中。JT模式为调试模式,可将PC中的比特文献流下载到FPGA中,断电即丢失。此外,目前赛灵思尚有基于Interne的、成熟的可重构逻辑技术yte AE解决方案。(1)主模式在主模式下，FPA上电后,自动将配备数据从相应的外存储器读入到中，实现内部构造映射；主模式根据比特流的位宽又可以分为：串行模式(单比特流)和并行模式(字节宽度比特流)两大类。如：主串行模式、主SP Flsh串行模式、内部主PFlash串行模式、主I并行模式以及主并行模式,如

21、图9所示。(2)从模式在从模式下，A作为附属器件，由相应的控制电路或微解决器提供配备所需的时序，实现配备数据的下载。从模式也根据比特流的位宽不同分为串、并模式两类,具体涉及:从串行模式、JTG模式和从并行模式三大类,其概要阐明如图-20所示。（3)JTAG模式在T模式中，PC和FPG通信的时钟为JAG接口的TCK，数据直接从DI进入FGA，完毕相应功能的配备。目前，主流的FPGA芯片都支持各类常用的主、从配备模式以及JTA,以减少配备电路失配性对整体系统的影响。在主配备模式中，PGA自己产生时钟,并从外部存储器中加载配备数据，其位宽可觉得单比特或者字节；在从模式中，外部的解决器通过同步串行接口

22、,按照比特或字节宽度将配备数据送入FPGA芯片。此外，多片FPG可以通过TG菊花链的形式共享同一块外部存储器，同样一片/多片PGA也可以从多片外部存储器中读取配备数据以及顾客自定义数据。XilinxPGA的常用配备模式有5类：主串模式、从串模式、Sec MA模式、Deskt配备和直接SPI配备。在从串配备中,PGA接受来自于外部OM或其他器件的配备比特数据，在FPGA产生的时钟CCLK的作用下完毕配备，多种FPA可以形成菊花链,从同一配备源中获取数据。Slect MA模式中配备数据是并行的,是速度最快的配备模式。配备重要在具有SI接口的FLASH电路中使用。下面以Spartan-3E系列芯片为

23、例，给出多种模式的配备电路。主串模式最常用的PG配备模式1配备单片FPGA在主串模式下,由FP的CCLK管脚给PROM提供工作时钟，相应的PRM在CCLK的上升沿将数据从D0管脚送到PGA的DIN管脚。无论ROM芯片类型(虽然其支持并行配备),都只运用其串行配备功能。Sata3E系列PA的单片主串配备电路如图52所示。主串模式是赛灵思公司多种配备方式中最简朴，也最常用的方式,基本所有的可编程芯片都支持主串模式。2配备电路的核心点主串配备电路最核心的3点就是JTG链的完整性、电源电压的设立以及CCLK信号的考虑。只要这3步任何一种环节浮现问题，都不能对的配备PROM芯片。（1）TAG链的完整性F

24、PGA和PROM芯片均有自身的TAG接口电路,所谓的JTAG链完整性指的是将JAG连接器、PG、PROM的MS、TCK连在一起,保证从JTA连接器TDI到其TDO之间，形成JAG连接器的“TD (DITDO) (TDT) TA连接器TO”的闭合回路，其中(TDTO)为PGA或者PRM芯片自身的一对输入、输出管脚。图5-12中配备电路的JTG链从连接器的TDI到GA的TI,再从FPGA的T到PROM的TDI，最后从PR的D到连接器的TDO,形成了完整的JT链,FPGA芯片被称为链首芯片。也可以根据需要调换FPGA和RM的位置，使PROM成为链首芯片。(2)电源适配性如图52所示,由于FPA和PR

25、M要完毕数据通信,两者的接口电平必须一致,即FPGA相应分组的管脚电压Vo_必须和PROM c的输入电压大小一致,且抱负值为2.5,这是由于FPGA的PROG_和DONE管脚由2.5的Vcaux供电。此外,由于JAG连接器的电压也由.5V的aux提供,因此PROM的VCCJ也必须为2.V。因此，如果接口电压和参照电压不同，在配备阶段需要将相应分组的管脚电压和参照电压设立为一致;在配备完毕后，再将其切换到顾客所需的工作电压。固然,PGA和PROM也可以自适应3V的I/O电平以及JTAG电平，但需要进行一定的改动，即添加几种外部限流电阻,如图5-22所示。在主串模式下，XCFxxS系列PROM的核

26、电压必须为33V，XCFxx系列PROM的核电压必须为.8V。RSER、RPAR这两个电阻要特别注意。一方面，RSER68将流入每个输入的电流限制到9.mA；另一方面,N= 三个输入的二极管导通，PR= CCAX mn/ NI 2.35V（3*.5m)=8 或2 (与原则值误差不不小于的电阻)()CCLK的信号完整性CL信号是TAG配备数据传播的时钟信号，其信号完整性非常核心。FP配备电路刚开始以最低时钟工作，如果没有特别指定,将逐渐提高频率。CCK信号是由F内部产生的，对于不同的芯片和电平,其最大值如表F-1所示。3配备多片F多片FPGA的配备电路和单片的类似,但是多片PG之间有主(Maer)、从（Sla)之分，且需要选择不同的配备模式。两片Spartan3系列FPG的典型配备电路如图523所示，两片F存在主、从地位之分。