第六章MOS存储器

《第六章MOS存储器》由会员分享，可在线阅读，更多相关《第六章MOS存储器（71页珍藏版）》请在装配图网上搜索。

1、微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理第六章第六章 MOS存储器存储器 存储器是各种处理器的主要存储部存储器是各种处理器的主要存储部件，并广泛应用于件，并广泛应用于SoC及其它电子设备及其它电子设备中，按功能可分为只读存储器（中，按功能可分为只读存储器（ROM）和随机存取存储器（和随机存取存储器（RAM）两大类，分）两大类，分别用作固定数据存储和临时数据缓存。别用作固定数据存储和临时数据缓存。1微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6-1 存储器的结构存储器的结构2微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理

2、思考题思考题1.存储器一般由哪几部分组成存储器一般由哪几部分组成？2.设计译码电路时应注意什么问题？设计译码电路时应注意什么问题？3.多级译码电路有什么优点？多级译码电路有什么优点？3微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.1 存储器的结构图存储器的结构图读写控制读写控制列译码器列译码器输入输入/输出输出(N M)控制控制信号信号数数据据m位位列地址列地址n位位行行地地址址行行译译码码器器存储体存储体 各种各种存储器都存储器都有各自的有各自的特点，但特点，但它们的结它们的结构大体上构大体上是一致的。是一致的。4微电子中心微电子中心HMECHMEC集成电路设计

3、原理集成电路设计原理6.1.2 存储体存储体 存储体是由若干个存储单元组存储体是由若干个存储单元组成的阵列，若字数为成的阵列，若字数为N，每个字的，每个字的位数为位数为M，则表示为，则表示为 N M（与行（与行数和列数可能有差别，行数数和列数可能有差别，行数 N，列数列数 M，行数行数 列数列数=N M）。不同类别存储器有不同的存储单元，但是不同类别存储器有不同的存储单元，但是有共同的特点：有共同的特点：每个存储单元有两个相对稳定的状态，分每个存储单元有两个相对稳定的状态，分别代表二进制信息别代表二进制信息“0”和和“1”。(N M)存储体存储体5微电子中心微电子中心HMECHMEC集成电路设

4、计原理集成电路设计原理6.1.3 地址地址译码器译码器m位位列地址列地址列译码器列译码器n位位行行地地址址行行译译码码器器(N M)存储体存储体 存储体中的每存储体中的每个存储单元都有自个存储单元都有自己唯一的地址（行、己唯一的地址（行、列），列），地址地址译码器译码器就是将地址信号译就是将地址信号译成具体的选择地址。成具体的选择地址。一般将地址信一般将地址信号分为行地址信号和列地址信号，因此地址译号分为行地址信号和列地址信号，因此地址译码器分为行地址译码器和列地址译码器。码器分为行地址译码器和列地址译码器。6微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.4 行地

5、址行地址译码器译码器 1.基本原理基本原理 行译码器电路的行译码器电路的输入是来源于地址缓输入是来源于地址缓冲器的冲器的N位二进制地位二进制地址，址，首先产生具有合首先产生具有合适驱动能力的正反地适驱动能力的正反地址信号，址信号，然后通过编然后通过编码电路译成对应存储码电路译成对应存储体每一行的地址信号体每一行的地址信号（一般称为字线）（一般称为字线）。A2A1A0A3字字线线7微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.4 行地址行地址译码器译码器 2.多级译码技术多级译码技术对于大容量存储对于大容量存储器通常选择器通常选择二级二级译码技术，译码技术，即将即将

6、地址信号先分组地址信号先分组译码（译码（2-4译码、译码、3-8译码），再译码），再采用集中编码，采用集中编码，可以有效地提高可以有效地提高译码速度。译码速度。A2A1A03-8译码译码L7L6L5L4L3L2L1L0A3A42-4译码译码H3H2H1H0L0H0L1H0L7H38微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.4 行地址行地址译码器译码器 3.地址同步控制地址同步控制 由于地址信号由于地址信号到达时间不一致，到达时间不一致，易引起字线的波动，易引起字线的波动，造成读写错误和功造成读写错误和功耗增加等现象。为耗增加等现象。为了防止此现象发生，了防止此

7、现象发生，可加一地址输入使可加一地址输入使能信号控制。能信号控制。A2A1A0En字字线线9微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.4 行地址行地址译码器译码器4.电路优化设计电路优化设计 相邻两个与相邻两个与非门的输入只有非门的输入只有一个不同且反相一个不同且反相的信号，因此可的信号，因此可以将这两个与非以将这两个与非门电路和并优化，门电路和并优化，简化电路，缩小简化电路，缩小芯片面积。芯片面积。VDDABFCDA B CD10微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.5 列地址列地址译码器译码器 1.基本原理基本原理 列

8、译码器的输入列译码器的输入是来源于地址缓冲器是来源于地址缓冲器的的M位二进制地址，位二进制地址，一般先产生具有合适一般先产生具有合适驱动能力的正反地址驱动能力的正反地址信号，信号，再通过树状开再通过树状开关选择电路构成对应关选择电路构成对应存储体每一列（位线）存储体每一列（位线）的地址信号组合。的地址信号组合。Di位线位线11微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.5 列地址列地址译码器译码器 2.开关树的设计开关树的设计 对于大容量存储器通常用四选一和二选对于大容量存储器通常用四选一和二选一的组合，以避免开关树的层次过多而影响一的组合，以避免开关树的层次过

9、多而影响速度。速度。CMOS开关树性能较好。开关树性能较好。四选四选一一四选四选一一四选四选一一四选四选一一四选四选一一四选四选一一四选四选一一四选四选一一四选四选一一四选四选一一二选二选一一列列地地址址选选择择信信号号12微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.1.6 读写控制及输入输出电路读写控制及输入输出电路 读写控制电路是对存储器读操作和写操读写控制电路是对存储器读操作和写操作时序上的控制，主要包括地址译码器和数作时序上的控制，主要包括地址译码器和数据输入输出电路的控制。据输入输出电路的控制。输入输出电路是在控制电路的控制下，输入输出电路是在控制电路的控

10、制下，将数据写入译码器指定地址的存储单元中或将数据写入译码器指定地址的存储单元中或将指定地址存储单元中的数据输出。将指定地址存储单元中的数据输出。不同的存储器有不同的读写控制及输入不同的存储器有不同的读写控制及输入输出电路，具体电路根据存储器的类别和具输出电路，具体电路根据存储器的类别和具体要求而定。体要求而定。13微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6-2 Mask ROMMask ROM（掩膜编程只读存储器（掩膜编程只读存储器Mask Read-Only Memory）14微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理 思考题思考题1.

11、Mask ROM 的特点是什么的特点是什么？2.Mask ROM是如何存储信息是如何存储信息“0”和信和信息息“1”的的？15微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.1 Mask ROM的特点的特点 Mask ROM由用户提供码点数据由用户提供码点数据（要存储的固定数据），由芯片设计（要存储的固定数据），由芯片设计者设计版图，由生产厂家制版、流片者设计版图，由生产厂家制版、流片加工。芯片一旦制成，存储的信息无加工。芯片一旦制成，存储的信息无法改变，用户使用时只能读出已固化法改变，用户使用时只能读出已固化的数据，掉电信息也不会丢失。因此，的数据，掉电信息也不会

12、丢失。因此，MASK ROM 只能用来存储固定信息。只能用来存储固定信息。16微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.2 E/D NMOS或非存储阵列或非存储阵列Vcc字字位位WordBit17微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.3 准准NMOS或非存储阵列或非存储阵列Vcc位位WordBit18微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.4 预充低功耗结构或非存储阵列预充低功耗结构或非存储阵列Vcc位位WordBit 19微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计

13、原理6.2.5 预充结构与非存储阵列预充结构与非存储阵列Vcc字字Word 20微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.6 母片形式的母片形式的与非存储阵列与非存储阵列21微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.7 与或非存储阵列与或非存储阵列字字Word 位位 BitVcc22微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.8 输出电路输出电路 一般可以采一般可以采用倒相器、倒相用倒相器、倒相器链、寄存器，器链、寄存器，锁存器、触发器锁存器、触发器等，个数与同时等，个数与同时输出的位数相同。输

14、出的位数相同。QDCP23微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.8 Mask ROM应用实例应用实例 1.96字符发生器字符发生器 字符由字符由5 7点阵构成，通过控点阵构成，通过控制制35个点的明暗来显示字符图形。个点的明暗来显示字符图形。采用或非存储阵列（采用或非存储阵列（96 35）：每个字：每个字线上排列线上排列35个单元，对应个单元，对应35个点，即每个字个点，即每个字有有35位，有位，有MOS管的单元对应亮点。管的单元对应亮点。96个字个字符对应符对应96条字线，每个字的对应位相接。也条字线，每个字的对应位相接。也可采用可采用48 70阵列，每

15、个字线对应阵列，每个字线对应2个字符，个字符，通过列译码分选字符输出。通过列译码分选字符输出。24微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.2.8 Mask ROM应用实例应用实例 2.液晶七段数码显示器液晶七段数码显示器 数码数码7段构成，通过控制段构成，通过控制7个段个段的明暗来显示数码图形。的明暗来显示数码图形。采用或非存储阵列（采用或非存储阵列（10 7）：每个字线：每个字线上排列上排列7个单元，对应个单元，对应7个段，即每个字有个段，即每个字有7位，位，有有MOS管的单元对应亮段。管的单元对应亮段。10个数字符对应个数字符对应10条字线，每个字的对应位相

16、接。条字线，每个字的对应位相接。25微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6-3 EPROM EPROM（可擦除可编程（可擦除可编程ROMErasable-Programmable Read-Only Memory）26微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理 思考题思考题1.EPROM 的特点是什么的特点是什么？2.EROM是如何存储信息是如何存储信息“0”和信息和信息“1”的的？27微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.3.1 EPROM的特点的特点 用户可以根据具体需要对用户可以根据具体需要对EP

17、ROM存储存储的信息进行擦除和重写。的信息进行擦除和重写。擦除是用紫外线或擦除是用紫外线或X射线擦除器对芯片射线擦除器对芯片进行照射（约进行照射（约30分钟），信息是一次性全部分钟），信息是一次性全部擦除，不能逐字或部分擦除；擦除，不能逐字或部分擦除；写入是使用专用编程器进行写入（需要写入是使用专用编程器进行写入（需要较高的电压），信息写入后掉电不丢失。较高的电压），信息写入后掉电不丢失。擦除和写入都要脱机进行，即不能在线擦除和写入都要脱机进行，即不能在线擦除和写入。因此，擦除和写入。因此，EPROM是用来存储相是用来存储相对固定的信息。对固定的信息。28微电子中心微电子中心HMECHMEC集

18、成电路设计原理集成电路设计原理6.3.2 FAMOS结构存储单元结构存储单元 1.FAMOS 器件结构器件结构 FAMOS管的栅极四周被绝管的栅极四周被绝缘介质包围，是浮空的，所以缘介质包围，是浮空的，所以称为称为“浮栅浮栅”。FAMOS管的浮栅上初始状管的浮栅上初始状态是没有电荷的，处于截止状态是没有电荷的，处于截止状态，当浮栅上有足够的电荷时，态，当浮栅上有足够的电荷时，处于导通状态。这两种状态分处于导通状态。这两种状态分别代表存有别代表存有“0”和和“1”。Floating-gate Avalance-injection MOS 浮栅雪崩注入浮栅雪崩注入MOSN-sub SiP+P+SD

19、P沟沟FAMOS29微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.3.2 FAMOS结构存储单元结构存储单元 2.FAMOS浮栅充电原理浮栅充电原理0V-30VN-sub SiP+P+SD 漏极加较高的负电压时，漏极加较高的负电压时，漏区漏区pn结沟道一侧表面的耗结沟道一侧表面的耗尽层中发生雪崩倍增，由此尽层中发生雪崩倍增，由此产生的高能电子越过产生的高能电子越过Si-SiO2界面势垒，并在界面势垒，并在SiO2中电场中电场作用下进入浮栅，当浮栅带作用下进入浮栅，当浮栅带上足够多的负电荷时，上足够多的负电荷时，MOS管处于导通态。管处于导通态。N-sub SiP+P+

20、SD30微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.3.2 FAMOS结构存储单元结构存储单元 3.FAMOS存储单元阵列存储单元阵列X0Xn-1Y0Ym-1VS 每个存储单元每个存储单元有一个普通有一个普通MOS管管和一个和一个FAMOS管组管组成。普通成。普通MOS管作管作为门控管，其栅极为门控管，其栅极为字线，漏及为位为字线，漏及为位线，是存储单元数线，是存储单元数据输入输出端口。据输入输出端口。31微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.3.3 SIMOS结构存储单元结构存储单元 1.SIMOS器件结构器件结构 Stacked

21、-gate Injection MOS迭栅注入迭栅注入MOSP-sub SiN+N+N沟沟SIMOS管管SDG SIMOS管是双层多晶栅结管是双层多晶栅结构，下层多晶称为构，下层多晶称为“浮栅浮栅”，上层多晶为控制栅。上层多晶为控制栅。SIMOS管的浮栅上没有电管的浮栅上没有电荷时，开启电压较低，当浮栅荷时，开启电压较低，当浮栅上有负电荷时，开启电压升高。上有负电荷时，开启电压升高。因而，控制栅接高电平时，就因而，控制栅接高电平时，就有导通和截止之分，分别代表有导通和截止之分，分别代表存有存有“0”和和“1”。32微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.3.3

22、SIMOS结构存储单元结构存储单元 2.SIMOS浮栅充电原理浮栅充电原理P-sub SiN+N+SDGP-sub SiN+N+SDG 在漏和源之间加较高的在漏和源之间加较高的电压，使电子加速，电压，使电子加速，“热电热电子子”能量超过能量超过SiO2-Si界面界面势垒，再借助于控制栅势垒，再借助于控制栅G上上附加的正电压，电子注入到附加的正电压，电子注入到浮栅中，浮栅带负电，开启浮栅中，浮栅带负电，开启电压变高。电压变高。+V+VVss33微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.3.3 SIMOS结构存储单元结构存储单元 3.SIMOS存储单元阵列存储单元阵列

23、 每个存储单每个存储单元有元有SIMOS管组管组成。其控制栅极成。其控制栅极为字线，漏极是为字线，漏极是存储单元数据输存储单元数据输入输出端口，为入输出端口，为位线。位线。X0Xn-1Y0Ym-1VS34微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6-4 EEPROM EEPROM（电可擦除可编程（电可擦除可编程ROMElectrically Erasable-Programmable Read-Only Memory）35微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理 思考题思考题1.EEPROM 的特点是什么的特点是什么？2.EEROM是如何存

24、储信息是如何存储信息“0”和信息和信息“1”的的？36微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.1 EEPROM的特点的特点 用户可以根据具体需要对用户可以根据具体需要对EEPROM存储存储的信息进行擦除和重写。的信息进行擦除和重写。擦除和写入可以在线进行，也可以使用擦除和写入可以在线进行，也可以使用专用编程器进行。专用编程器进行。信息可以一次全部擦写，也可以逐字、信息可以一次全部擦写，也可以逐字、逐位或分区擦写；擦写过程需要较高电压，逐位或分区擦写；擦写过程需要较高电压，目前一般在片内产生。目前一般在片内产生。信息写入后掉电不丢失。信息写入后掉电不丢失。由于

25、由于EEPROM在线擦写速度较慢，一般在线擦写速度较慢，一般用来存储需要在线更改且相对固定的信息。用来存储需要在线更改且相对固定的信息。37微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.2 Flotox结构存储单元结构存储单元 1.Flotox 器件结构器件结构 Floating-gate tunnel oxide浮栅隧道氧化物浮栅隧道氧化物P-sub SiN+SDGN+埋埋N+P-sub SiN+SDGN+埋埋N+FFkk 浮栅延长区的下面浮栅延长区的下面有一个超薄氧区（隧道有一个超薄氧区（隧道氧化层），超薄氧区下氧化层），超薄氧区下面是由离子注入形成的面是由离

26、子注入形成的埋埋N+区，埋区，埋N+区与区与MOS管的漏区相连，控管的漏区相连，控制栅覆盖浮栅。制栅覆盖浮栅。38微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.2 Flotox结构存储单元结构存储单元 2.F-N隧道效应隧道效应 (Fowler-Nordheim)当隧道氧化层中的当隧道氧化层中的电场达到电场达到107V/cm以上以上时，电子可以穿越隧道时，电子可以穿越隧道氧化层，对浮栅充电或氧化层，对浮栅充电或使浮栅放电（决定于电使浮栅放电（决定于电场方向），过程可逆。场方向），过程可逆。P-sub SiN+SDGN+埋埋N+P-sub SiN+SDGN+埋埋N+

27、FFkk39微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.2 Flotox结构存储单元结构存储单元 3.浮栅充电浮栅充电 当控制栅与漏之间加当控制栅与漏之间加较高的正向电压时，漏区较高的正向电压时，漏区电子穿越隧道氧化层到达电子穿越隧道氧化层到达浮栅，使浮栅充上负电荷，浮栅，使浮栅充上负电荷，开启电压升高。开启电压升高。此时，当控制栅加正此时，当控制栅加正常高电平时，常高电平时，MOS管不管不能导通。能导通。P-sub SiN+SDGN+埋埋N+P-sub SiN+SDGN+埋埋N+FFkk40微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6

28、.4.2 Flotox结构存储单元结构存储单元 4.浮栅放电浮栅放电P-sub SiN+SDGN+埋埋N+P-sub SiN+SDGN+埋埋N+FFkk 当漏与控制栅之间当漏与控制栅之间加较高的正向电压时，加较高的正向电压时，浮栅中的负电荷穿越隧浮栅中的负电荷穿越隧道氧化层放电到漏区，道氧化层放电到漏区，开启电压下降。开启电压下降。此时，当控制栅加此时，当控制栅加正常高电平时，正常高电平时，MOS管管导通。导通。41微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.2 Flotox结构存储单元结构存储单元 5.Flotox 结构的结构的 存储单元阵列存储单元阵列X0X

29、n-1VSY0Ym-1D0DkVCG EEPROM的擦写方式有的擦写方式有多种，不同的多种，不同的擦写方式有不擦写方式有不同的阵列连接同的阵列连接方式。方式。42微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.3 MNOS结构存储单元结构存储单元 1.MNOS 器件结构器件结构 Metal-Nitride-Oxide-Silicon SiO2和和Si3N4界面处界面处存在密度很高界面能级，存在密度很高界面能级，这些能级对电子起陷阱这些能级对电子起陷阱作用。作用。P-sub SiN+N+SDGpolySi3N4SiO243微电子中心微电子中心HMECHMEC集成电路设

30、计原理集成电路设计原理6.4.3 MNOS结构存储单元结构存储单元 2.直接隧道效应直接隧道效应 在一定电场作用下，硅在一定电场作用下，硅中的电子穿过中的电子穿过SiO2禁带直接禁带直接进入进入SiO2和和Si3N4界面能级陷界面能级陷阱中，或者界面能级陷阱中阱中，或者界面能级陷阱中俘获的电子穿过俘获的电子穿过SiO2禁带直禁带直接进入硅中，这种现象被称接进入硅中，这种现象被称作直接隧道效应。作直接隧道效应。P-sub SiN+N+SDGpolySi3N4SiO244微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.3 MNOS结构存储单元结构存储单元 3.MNOS结

31、构的结构的 存储存储单元单元阵列阵列X0Xn-1Y0Ym-1VSVG45微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.4.4 片内高压产生电路（电荷泵）片内高压产生电路（电荷泵）VddVppClk 利用电容的自举作用将电压逐级升高，利用电容的自举作用将电压逐级升高，采用适当的级数达到要求值。采用适当的级数达到要求值。为了方便用户在线编程，通常设计片为了方便用户在线编程，通常设计片内自产生高压电路。内自产生高压电路。46微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6-5 SRAM SRAM（静态随机存取存储器（静态随机存取存储器Static Ra

32、ndom-Access Memory）47微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理 思考题思考题1.SRAM 的特点是什么的特点是什么？2.SRAM是如何存储信息是如何存储信息“0”和信息和信息“1”的的？3.SRAM读出放大器的作用是什么？读出放大器的作用是什么？4.多端口多端口SRAM的优点是什么？的优点是什么？48微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.1 SRAM的特点的特点 SRAM是数字系统的重要组成部分，即是数字系统的重要组成部分，即使不同的系统也可以使用相同的使不同的系统也可以使用相同的SRAM，因，因此此SRAM

33、是一种能大量生产的标准电路，目是一种能大量生产的标准电路，目前前嵌入式嵌入式SRAM也占有相当重要地位。也占有相当重要地位。数字系统可根据需要在工作中对数字系统可根据需要在工作中对SRAM存储的信息随时进行读取和重新写入。存储的信息随时进行读取和重新写入。SRAM的核心部分是一个双稳态触发器存储的核心部分是一个双稳态触发器存储单元，单元，存储的信息在掉电后将全部丢失，一存储的信息在掉电后将全部丢失，一般用来存储临时缓存数据。般用来存储临时缓存数据。49微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.2 SRAM存储单元电路存储单元电路 SRAM的存储单元是的存储单元

34、是一个双稳态一个双稳态RS触发器。触发器。WBBWBBWBB50微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.3 SRAM存储单元工作原理存储单元工作原理 单元被选中时，字线单元被选中时，字线(W)为为“1”，打开门，打开门控管；位线（数据通路）被打开。控管；位线（数据通路）被打开。WBB 写入时，外部送到位线写入时，外部送到位线(B和和B)的数据强迫双稳态单的数据强迫双稳态单元处于对应的一个稳态。元处于对应的一个稳态。读出时，单元中存储的读出时，单元中存储的数据经过打开的门控管传到数据经过打开的门控管传到位线位线(B和和B)输出。输出。字线恢复为字线恢复为“0”

35、，数据，数据通路关闭，读或写过程结束。通路关闭，读或写过程结束。51微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理WBB6.5.4 SRAM存储单元版图存储单元版图 SRAM存储阵列存储阵列中的每个单元均是相中的每个单元均是相同的，同的，每个单元都有每个单元都有公共的电源和地线，公共的电源和地线，每行上的单元有公共每行上的单元有公共的字线，的字线，每列上的单每列上的单元有公共的位线。元有公共的位线。因因此，单元版图设计时，此，单元版图设计时，因考虑公用端的衔接，因考虑公用端的衔接，减小单元面积。减小单元面积。52微电子中心微电子中心HMECHMEC集成电路设计原理集成电路

36、设计原理6.5.5 SRAM的数据输入的数据输入/输出电路输出电路DinBBDoutW/Rbuf1buf2buf写写:W/R为为“1”时，输入三态缓冲器时，输入三态缓冲器buf1和和buf2打开，数据打开，数据Din被传送到位线被传送到位线B和和B；同时输；同时输出三态缓冲器出三态缓冲器buf被锁住，输出保持原来数据被锁住，输出保持原来数据Dout。读：读：W/R为为“0”时，输入三态缓冲器时，输入三态缓冲器buf1和和buf2被锁住，输出三态缓冲器被锁住，输出三态缓冲器buf被打开，被选被打开，被选存储单元送到位线存储单元送到位线B和和B上的数据被输出到上的数据被输出到Dout。53微电子中

37、心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.6 SRAM的读出放大电路的读出放大电路 由于追求存储单元单元由于追求存储单元单元面积小、功耗低，器件尺寸面积小、功耗低，器件尺寸设计的较小，因而驱动能力设计的较小，因而驱动能力很弱，然而位线上寄生电容很弱，然而位线上寄生电容又较大，又较大，因此数据输出时在因此数据输出时在字线上产生的信号很弱，必字线上产生的信号很弱，必须经过放大。须经过放大。同时应还采用同时应还采用提高速度、降低功耗措施。提高速度、降低功耗措施。为为“0”时，放大器与地断路，降低功耗；同时时，放大器与地断路，降低功耗；同时平衡预充电路使放大器两端平衡预充电路

38、使放大器两端B和和B平衡并预充为平衡并预充为“1”。为为“1”时平衡电路关闭，放大器工作。时平衡电路关闭，放大器工作。BB平衡平衡预充预充电路电路放放大大器器电电路路VDD54微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.7 SRAM整体结构电路示意图整体结构电路示意图W/REnDin1Dout1DinxDoutx55微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.8 单端口单端口SRAM的特点的特点 单端口单端口SRAM是发展最早的一类是发展最早的一类SRAM。读读和写共用一套地址译码电路和数据字线，和写共用一套地址译码电路和数据字线

39、，结构结构简单、面积小，简单、面积小，广泛应用于各种数字系统。广泛应用于各种数字系统。由于结构限制，单端口由于结构限制，单端口SRAM一次只能为一项任务提供读一次只能为一项任务提供读或或写写的访问。的访问。因此，作为共享存储器因此，作为共享存储器时，不能快速、及时地被系统充时，不能快速、及时地被系统充分利用，对提高系统速度不利。分利用，对提高系统速度不利。存储单元设计时，同时应考存储单元设计时，同时应考虑读与写需求之间的矛盾。虑读与写需求之间的矛盾。WBB56微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.9 多端口多端口SRAM单元单元 1.1读读1写两端口单元写

40、两端口单元WaBaBaBbWb57微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.9 多端口多端口SRAM单元单元 2.2读读1写三端口单元写三端口单元WaBaBaBcBbWbWc58微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.5.10 多端口多端口SRAM的特点的特点 多端口多端口SRAM可以有多套地址译码电路可以有多套地址译码电路和多套数据位线分别与每个端口对应，作为和多套数据位线分别与每个端口对应，作为共享存储器时，可以为系统多项任务同时提共享存储器时，可以为系统多项任务同时提供读和写的访问。供读和写的访问。但是，不允许对同一存储单

41、元同时进行但是，不允许对同一存储单元同时进行多个写，也不能对同一存储单元同时读和写。多个写，也不能对同一存储单元同时读和写。由于读写位线分离，避免了读写对单元由于读写位线分离，避免了读写对单元要求的矛盾。要求的矛盾。59微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6-6 DRAM DRAM（动态随机存取存储器（动态随机存取存储器Dynamic Random-Access Memory）60微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理 思考题思考题1.DRAM 的特点是什么的特点是什么？2.DRAM是如何存储信息是如何存储信息“0”和信息和信息“1

42、”的的？2.DRAM为什么需要读出再生放大器？为什么需要读出再生放大器？61微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.1 DRAM的特点的特点 DRAM是是RAM中的另一大类，其特点中的另一大类，其特点是信息以电荷的形式存储在是信息以电荷的形式存储在MOS器件的栅器件的栅电容或电路的节点电容上。单元面积小，电容或电路的节点电容上。单元面积小，集成度高，是集成电路阶段发展的代表性集成度高，是集成电路阶段发展的代表性产品。产品。由于节点的漏电，由于节点的漏电，DRAM存储的电荷存储的电荷（信息）会逐渐消失，为了使信息得以保（信息）会逐渐消失，为了使信息得以保存，必

43、须定时再生。存，必须定时再生。掉电后，掉电后，DRAM存储信息将全部丢失。存储信息将全部丢失。62微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.2 DRAM单管存储单元的结构单管存储单元的结构 单管存储单元由一个门控单管存储单元由一个门控MOS管和一个电容组成。管和一个电容组成。电容电容Cs由栅电容（主要部由栅电容（主要部分）和分）和pn结电容构成。结电容构成。工作时，栅电容的上电极工作时，栅电容的上电极多晶硅端接多晶硅端接VDD，使，使P型衬底型衬底表面形成反型层，形成电容的表面形成反型层，形成电容的下电极，它与下电极，它与MOS管的源极管的源极相连。信息存储在

44、电容相连。信息存储在电容Cs上。上。WVDDBWBP-sub Cs63微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.3 DRAM单管存储单元的工作原理单管存储单元的工作原理 1.信息的写入信息的写入 要写入的数据由输入电路要写入的数据由输入电路加到选中单元的位线（加到选中单元的位线（B）上；）上；被选中单元的字线（被选中单元的字线（W）上加高电平，电容上加高电平，电容Cs通过打开通过打开的门控管被充电或放电；的门控管被充电或放电；字线（字线（W）回落到低电平，）回落到低电平，门控管截止，信息就被存储在门控管截止，信息就被存储在Cs上（有电荷或无电荷）。上（有电荷或

45、无电荷）。WVDDBWBP-sub Cs64微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.3 DRAM单管存储单元的工作原理单管存储单元的工作原理 2.信息的读出信息的读出 被选中单元的字线被选中单元的字线（W）上加高电平，门控管）上加高电平，门控管打开，电容打开，电容Cs上有电荷或无上有电荷或无电荷的状态通过电荷的状态通过MOS管被送管被送到位线（到位线（B）上，即）上，即Cs上原上原存储的数据被读出；存储的数据被读出；WVDDBWBP-sub Cs65微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.4 DRAM存储阵列存储阵列W0B

46、0B1B2B3W1W2W366微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.5 DRAM读出时的问题读出时的问题 由于存储单元尺寸小，由于存储单元尺寸小，Cs电容值较小，而电容值较小，而位线上连接单元较多，使得位线上寄生电容较位线上连接单元较多，使得位线上寄生电容较大，因而：大，因而：1.读出速度很慢（无源驱动）；读出速度很慢（无源驱动）；2.电荷再分配使读出电平与希望的电荷再分配使读出电平与希望的“0”电平或电平或 “1”电平间有大幅差值，发生读出错误数据；电平间有大幅差值，发生读出错误数据；3.读出后，读出后，Cs上存储的电荷大上存储的电荷大 幅度变化，存储信

47、息将会丢失。幅度变化，存储信息将会丢失。4.由于客观存在的漏电现象，长由于客观存在的漏电现象，长 时间后存储的信息将会丢失。时间后存储的信息将会丢失。BWCs67微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.6 DRAM虚拟单元的设置虚拟单元的设置 读出灵敏放大器一般都选择双端差分输入结读出灵敏放大器一般都选择双端差分输入结构，而单管单元是单字线结构，因此需要设置构，而单管单元是单字线结构，因此需要设置一个虚拟单元与被选单元相配合产生差分输出。一个虚拟单元与被选单元相配合产生差分输出。一般都将虚拟单元设计成与存储单元相同，一般都将虚拟单元设计成与存储单元相同，但是

48、其在位线（但是其在位线（B）上产生的读出电平为）上产生的读出电平为“0”电平和电平和“1”电平的中间值，称为电平的中间值，称为参考参考电平电平VR。B0WCsB1CsB2Cs存储单元存储单元BCs虚拟单元虚拟单元68微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.7 DRAM的的读出、再生放大器读出、再生放大器 1.电路结构电路结构 为了使灵敏放大器两个输入端对称，一般将一条为了使灵敏放大器两个输入端对称，一般将一条位线上的存储单元分成两半，对称地安排在放大器两位线上的存储单元分成两半，对称地安排在放大器两侧，并在两侧各设置一个虚拟单元。灵敏放大器一般侧，并在两侧各

49、设置一个虚拟单元。灵敏放大器一般自身还具有读自身还具有读/写之前的自平衡电路。写之前的自平衡电路。Bi W0WkWk+1WnBiVDDWv2Wv1VR发生器发生器69微电子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.7 DRAM的的读出、再生放大器读出、再生放大器 2.工作原理工作原理（1）自平衡：自平衡：在读写之前在读写之前 为为“1”（为为“0”），放大器不工作，放大器两侧（），放大器不工作，放大器两侧（Bi和和Bi）平衡。）平衡。（同时，虚拟单元被充电为半压（同时，虚拟单元被充电为半压VR）Bi W0WkWk+1WnBiVDDWv2Wv1VR发生器发生器70微电

50、子中心微电子中心HMECHMEC集成电路设计原理集成电路设计原理6.6.7 DRAM的的读出、再生放大器读出、再生放大器 2.工作原理工作原理Bi W0WkWk+1WnBiVDDWv2Wv1VR发生器发生器（2）读出与再生：读时，）读出与再生：读时，为为“0”（为为“1”），），在字线（在字线（W）被选中的同时，对侧的虚拟字线）被选中的同时，对侧的虚拟字线（Wv）也被选中，）也被选中，Bi和和Bi出现电平差，通过放大器出现电平差，通过放大器的正反馈，的正反馈，使使Bi和和Bi分别被拉到相应的真正分别被拉到相应的真正“0”或或真正真正“1”，完成了读出，同时又写回原存储单元。，完成了读出，同时又写回原存储单元。71