飞思卡尔MC9S12XS128技术手册翻译AD

《飞思卡尔MC9S12XS128技术手册翻译AD》由会员分享，可在线阅读，更多相关《飞思卡尔MC9S12XS128技术手册翻译AD（10页珍藏版）》请在装配图网上搜索。

1、飞思卡尔MC9S12XS128技术手册（AD转换部分）英文资料:飞思卡尔 MC9S12XS256RMV1 官方技术手册1.1 XS12系列单片机的特点XS12 系列单片机特点如下： 16 位 S12CPU 向上支持 S12 模糊指令集并去除了其中的 MEM, WAV, WAVR, REV, REVW 五条指令；模块映射地址机制（MMC）； 背景调试模块（ BDM）；CRG时钟和复位发生器 COP 看门狗； 实时中断；标准定时器模块 8个16位输入捕捉或输出比较通道； ； 1 6位计数器，8位精密与分频功能； 1 个16位脉冲累加器；周期中断定时器PIT 4 具有独立溢出定时的定时器；溢出定时可

2、选范围在1到2人24总线时钟； 溢出中断和外部触发器；多达8个的8位或4个16位PWM通道 每个通道的周期和占空比有程序决定； 输出方式可以选择左对齐或中心对其； 可编程时钟选择逻辑，且可选频率范围很宽；SPI通信模块 可选择8位或16位数据宽度； 全双工或半双工通信方式； 收发双向缓冲； 主机或从机模式； 可选择最高有效为先输出或者最低有效位先输出；两个SCI串行通信接口 全双工或半双工模式输入输出端口多达91个通用I/O引脚，根据封装方式，有些引脚未被引出; 两个单输入引脚；封装形式112引脚薄型四边引线扁平封装（LQFP）；80引脚扁平封装（QFP）； 64 引脚 LQFP 封装；工作条

3、件全功率模式下单电源供电范围3.15V到5V； CPU 总线频率最大为 40MHz 工作温度范围-40DC至到 125DC第十章 模拟数字转换10.1 介绍ADC12B16C是一个16通道，12 位,复用方式输入逐次逼近模拟一数字转换器。ATD 的精度由电器规格决定。10.1.1 特点可设置8 位、10位、12位精度 在停止模式下， ATD 转换使用内部时钟转换序列结束后自动进入低耗电模式可编程采样时间转化结果可选择左对齐或右对齐外部触发控制转换序列结束后产生中断模拟输入的16个通道为复用方式可以选择 VRH、VRL、 (VRL+VRH)/2 特殊转换方式转换序列长度 1 到16 可选择连续转

4、换方式多通道扫描任何AD通道均可配置外部触发功能，并且可选择4种额外的触发输入。4 种额外的触发输入可以为芯片内部或外部触发。具体根据使用用途选择何种触发方式 当选用多通道采样方式时可配置从哪个通道开始先采样。10.1.2 选择方式10.1.2.1 转换模式可编程转换模式，可选择单通道，多通道，单序列和多序列连续转换模式。10.1.2.2 MCU选择模式停止模式 ICLKSTP=0 (in ATDCTL2 register)进入订制模式会终止当前转换序列。如果转换序列取消，退出停止模式后 重新开始转换序列。这与向控制寄存器ATDCTL5写入新值时重新开始新的转换序列 具有相同的效果。 ICLK

5、STP=1 (in ATDCTL2 register)AD转换序列在停止模式下继续执行，其时钟使用通用时钟ICLK作为AD转换 时钟。当转换模式从运行到停止模式转换时，对于这时产生的转换结果或阀值比较结 果将不存入结果寄存器。 CCF 标志位置位，比较结束。当在停止模式中转换时，如 果要退出停止模式时，AD转换须有一个停止恢复时间tATDSTPRC将总线时钟切回 到AD时钟。这段时间内不要更改AD转换寄存器。等待模式ADC12B16 在停止模式时，与在正常转换模式时功能相同。等待模式为省电 模式，进入等待模式时需要停止当前转换序列。冻结模式进入冻结模式是， ADC23B16C 会有继续转换，结

6、束和停止 AD 转换三种方式，具体取决于FRZ1和FRZO控制位的设置。冻结模式有助于调试与仿真。 10.1.3 结构图(略见MC9S12XS256RMV1 第270页)10.2 信号描述以下列出的是 ADC12B16C 模块的全部输入引脚。10.2.1.1 ANx(x=150)这些引脚为模拟输入引脚，也可以配置为数字端口或 ATD 的外部触发引脚10.2.1.2 ETRIG3, ETRIG2, ETRIG1, ETRIG0可配置为 ATD 的外部触发信号。根据具体情况选择。10.2.1.3 VRH, VRL模拟转换参考电压10.2.1.4 VDDA, VSSA为 ADC12B16C 的电源1

7、0.3 存贮器页面和寄存器定义此部分介绍了 ADC12B16C 的全部寄存器10.3.1 内存图(略 见271页)10.3.2 寄存器描述此部分介绍了 ADC12B16C 的全部寄存器和具体的控制位10.3.2.1 AD转换控制寄存器0 (ATDCTL0)写入时会终止当前转换序列读操作：任何时候写操作：任何时候，特殊模式下Bit7总置0。WRAP3-0 循环转换起始通道控制位，具体配置见 274 页10.3.2.2 AD转换控制寄存器1 (ATDCTL1)写入时会终止当前转换序列读操作：任何时候写操作：任何时候Module Base 普 DxDDOIETRIGSELSRES1SRESDSMP_

8、DISETFIIGCH3ETRIGCH2ETRIGCHIETRIGCHD控制位描述ETRIGSEL这个控制位用于选择外部触发源为AD转换通道之一或是ETRIG3-0之一。外部触发选择位具体见276页的表10-5SRES1:OAD转换精度选择位见275页表10-4SMP_DIS采样前放电控制位0米样前不放电1内部米样电容在米样前放电。此操作会占用两个ATD时钟周期。ETRIGCH3:0这三个位控制AD转换通道或ETRIG3-0的其中某个输入作为外部触发信号，具体见表10-5表 10-3 ATDCTL1 控制寄存器描述10.3.2.3 AD转换控制寄存器2 (ATDCTL2)写入时会终止当前转换序

9、列读操作：任何时候写操作：任何时候控制位描述AFFC0 CCFN清零后个为零1将所有ATD转换结束标志改变为快速清零模式ICLKSTP这个位控制AD转换进入停止模式。0如果AD转换序列正在停止模式进行时，实际的转换序列将自动停止并且当退出停止模式是复位1 AD转换在停止模式是继续转换ETRIGLE此位控制转换灵敏度见表10-7ETRGP同上ETRGE0外部触发禁止1允许外部触发ASGIE0当有中断请求时停止转换1当SCF=1时AD转换允许在有中断请求时进行ACMPIE如果序列自动比较启动，这个控制位将比较中断使能。0 AD比较在有中断时禁止1 AD比较在有中断时允许表10-6 ATDCTL2控

10、制寄存器描述10.3.2.4AD转换控制寄存器3 (ATDCTL3)写入时会终止当前转换序列读操作：任何时候写操作：任何时候Module Base + DxDD03765斗32 1QDJMS8CS4CS2CS1CFIFOFRZ1FRZD001D00aaUnimplemented or ReservedFigure 10-6. AID Control Registe3 (ATDCTL3)控制位描述DJM0输出序列选择左对齐1输出序列选择右对齐S8C,S4C这四位是控制具体哪一个通道作为转换通道见表10-10S2C,S1CFIFO如果这个位置0,即无先进先出，AD转换结果将存入相应转换通道的 结构

11、寄存器。如果该位置1,则转换序列结果存入第一个转换通道对 应的结果寄存器之中。0转换结果放置在的转换通道相对应的结果寄存器中1转换结果放置在循环方式下指定的第一个结果寄存器中FRZ1:O这两位控制AD转换是否在冻结模式下继续转换，详细设置看表10-11表10-8 ATDCTL3控制寄存器描述10.3.2.5 AD转换控制寄存器4 (ATDCTL4)写入时会终止当前转换序列读操作：任何时候写操作：任何时候Module Base + DxDDD4765斗321aSMP2SMP1SMPDPRS4:0D00DD1a1FSgure 1G-7. AID Control Register 4 (ATDCTL

12、4)控制位描述SMP2:0这三位控制AD转换序列所占转换周期的长度，见表10-13PRS4:0这五位用来计算AD转换频率的公式见表10-12表10-12 ATDCTL4控制寄存器描述10.3.2.6 AD转换控制寄存器5 (ATDCTL5)写入时会终止当前转换序列读操作：任何时候写操作：任何时候Module Base * Dx&DOS7654| a210SCSCANMULTCDccCBCAReset OOODDOOOFigure 10-8. AID Control Register 5 (ATDCTL5)控制位描述SC0特殊通道转换禁止1特殊通道转换允许SCAN0单独转换序列1扫描模式中转换序

13、列为连续转换MULT0单一通道转换1多通道转换CD, CC, CB, CA这几个位是用来选择具体哪一个通道作为转换通道，具体见表10-15表10-14 ATDCTL5控制寄存器描述10.3.2.7 AD 状态寄存器0 (ATDSTAT0)写入时会终止当前转换序列读操作：任何时候写操作：任何时候（对CCF3:0无意义）Figure 10-9. AID Status Register 0 (ATDSTATO)位描述SCF0表示转换序列没有完成1转换序列完成ETORF0没有外部触发溢出错误1外部触发有溢出错误FIFOR0没有溢出发生1又溢出放生CC3:0这四个位为二进制的转换计数器，它们只指向结果寄

14、存器6表10-16 ATDSTAT 0状态寄存器描述10.3.2.8 ATD Compare Enable Register (ATDCMPE)写入时会终止当前转换序列读操作：任何时候写操作：任何时候hfcdule Base + OxDDDB1S141312111D9B7654321DCMPE15:0DODO0Q00DODO0D00Figure 10-10. ATD Compare Enable Register (ATDCMPE)控制位描述CMPE15:00没有自动比较1和转换序列结果进行自动比较表10-17 ATDCMPE寄存器描述10.3.2.9 ATD Status Register

15、2 (ATDSTAT2) 写入时会终止当前转换序列 读操作：任何时候 写操作：任何时候(对转换序列无影响)bodule Base + OxDOOA1514131211iaQB7543210CCF；15:OD000000DD0D000Q=Unimptemented oReservedFigure 10-11- ATD Status Register 2 (ATDSTAT2)这 16 个位是是转换结束标志，当转换结束时置 1 ，否则为 010.3.2.10 AD中断允许寄存器(ATDDIEN)写入时会终止当前转换序列读操作：任何时候写操作：任何时候Module Base + OxOOOC15141

16、3121110gB754320IEN15:QRe&etDa0a0a0a0DooDOaFigure 10-12. ATD input Enable Register (ATDDIEN)这 16 个位是控制相应通道数字中断是否有效，置 1 时允许数字中断输入，置 0时 不允许数字中断输入。一般使用时这 16 个位均置 0 。103211AD转换结果寄存器(ATDDRn)写入时会终止当前转换序列读操作：任何时候 写操作：任何时候AD 转换结果依次存放在 16 个结果寄存器中。结果总为无符号的数据。左， 右对齐分别由 ATDCTL3 寄存器中的 DJM 位控制。如果转换序列自动比较允许的话，这些结果寄

17、存器中存放比较结果。存放格 式根据DJM位来选择。在这种模式下，ATDDRn寄存器被用作比较结果锁存器，这 些值在转换序列结束时丢失。当转换序列没有使用自动比较时，结果会按照寄存器顺序依次存放在与通道 相对应的结果寄存器中。在这种情况下，如果向 ATDDRn 中写入初始值时， AD 结 果可能会溢出。1032121 左对齐输出结果 (DJM=0)15H13121110QB7fi53210Bft 11Bit 1QE； t GBrtSBit 7BiteBitsSit 4Bit3Bit 2Bit1BitO0D00D00Q0Q00DODO0D00Figure 10-14. Left justtfied

18、 ATD conversion result register (ATDDRn)可见，当选择左对齐输出结果时，输出结果按照由低向高排列放入结果寄存器中1032122 Right Justified Result Data (DJM=1)15141312iiiage76543210uQDaBit 11Bit 1GBit 9BitsBit?Bit6BitsBrt4Bit3Bit 2Bi1 1Bit aRe&etDa0a00QaDa00aD0a-Figure 10-15. Right justified ATD conversion result register (WDDRn)右对齐时，输出结果从低位开始排列。