《信号与信息处理综合实验(FPGA部分)指导书_lab2new》由会员分享，可在线阅读，更多相关《信号与信息处理综合实验(FPGA部分)指导书_lab2new（8页珍藏版）》请在装配图网上搜索。
1、信号与信息处理综合实验（FPGA部分）实验指导书实验二 CORDIC算法一、 实验目的（1） 掌握FPGA设计中的流水线技术；（2） 掌握Cordic算法的基本原理及其实现方法；（3） 了解通过在片内生成ROM的方式进行在板模块测试的方法。二、 实验内容（1） 按实验指导书所给出的步骤，在FPGA上实现Cordic算法用于计算sin(x)。（2） 修改程序使其能够用于计算。三、 实验要求按下面的说明逐步操作，实验结束后需经教师或助教验收，并将工作目录压缩后重新命名，命名规则为“组号_lab1.zip(rar)”，并分别撰写实验报告，上传到ftp上的”FPGA实验二”文件夹。四、 实验过程说明1
2、、 Cordic算法原理Cordic算法的全称是Coordinate Rotation Digital Computer ，可以用于实现对多种超越函数的运算。Cordic算法将多种难以用硬件电路直接实现的复杂运算分解为统一的简单移位-加法的迭代运算形式，结构规则、运算周期可以预测、适合于集成电路实现。所谓的超越函数是指变量之间的关系不能用有限次加、减、乘、除、乘方、开方运算表示的函数。如指数函数、对数函数、三角函数和反三角函数等都是超越函数。最初的Cordic算法由J.D.Volder 于1959 年提出， 用于计算三角函数。 1971 年，Walther 提出了统一的CORDIC 算法，引入
3、了参数m 将CORDIC 实现的三种迭代模式：圆周、双曲和线性变换统一于一个表达式下。Cordic算法目前使用非常广泛，被称为算法中的瑞士军刀。下面我们首先介绍Cordic算法的基本原理。笛卡尔坐标系中的旋转变换可以表示为：提取cos，变成：如果在这一表达式中限制 ，则括号内部分不包含乘法运算，移位相加即可实现。实际上，任意角度的旋转都可以转化为一系列角度满足 旋转的组合，假定总共旋转N次，第i次旋转角度满足： ，那么 为一系列常数。由此可知，每次旋转角度的绝对值是事先确知的，只是旋转方向不同。基于这种限制，将第i次旋转的方程转化为：去掉Ki则每次运算只包含移位和加法运算。当N趋于无穷大时，K
4、i的连乘积： 即算法本身存在增益：An=1.647。实际实现中N不可能很大，因此这一增益与次数有关：若事先确定迭代次数，则增益为一确定值，旋转角度由一系列+1，-1所决定 角度累加方程： 与方程一起构成三个迭代方程。 Cordic算法有两种工作模式，一种称为旋转模式，另一种称为向量模式。 旋转模式就是将输入的复向量旋转指定的角度；向量模式则将输入向量旋转到x轴上，并记录旋转方向向量。 旋转模式下，每次旋转方向的确定由残留角的符号决定，其工作模式为：旋转模式的目标是使zn=0。 如果采用向量模式，则旋转角度不预先确定，目标是使yn=0，即将输入向量旋转到x轴上，旋转方向由残留y值的正负决定。向量
5、模式结果适当选择初始值和工作模式，能直接计算sin，cos，arctan，复向量幅度，极坐标和笛卡尔坐标的变换等。例如，sin(x)和cos(x)的计算可以通过旋转模式得到，选择初值：y0=0； x0= z0设为待求角度，则再如，向量模式可用于计算arctan, 要求输入以两个数的商形式给出,同时能计算复向量幅度,。实际上，Cordic算法还可以推广到2、用Cordic算法计算sin(x)(1) 建立工程，并将压缩包中的Cordic.v添加到工程中(2) 为该文件设计测试文件，并进行功能仿真和时序仿真，观察并分析从一个角度值x的输入到它对应的sin(x)输出所对应的时间。(3) 按以下步骤在工
6、程中添加一个ROM IPCore。输入IPcore文件名并点击Next，选择下的，并点击Next。存储器类型选择单口ROM，点击Next，在第二个页面上设置RAM的位宽和深度，点击Next，在第3个配置页面上找到下图所示位置：说此处需要加载用于初始化存储器的文件。根据文件中注释所提供的量化规则设置一些角度值存在一个.coe文件中，.coe文件的样例见压缩包中的angle.coe，可用任一文本编辑器打开，文件以“memory_initialization_radix=16;memory_initialization_vector=“开头，其后的数据以十六进制表示，数据之间以空格或逗号分割，文件的
7、长度和数据位宽应与ROM的设置保持一致。其他选项保持为默认选项，点击Generate按钮生成IPcore。此时在工程目录下的ipcore_dir文件夹中会产生一系列与设定的IP core同名的文件，其中包含一个.v文件和一个.xco文件，xco文件是包含IP core配置信息的核心文件，.V文件的格式与verilog module相同，其内容较为复杂，对使用者而言通常只关注它的模块头，作为实例化时的参考。（3） 产生一个用于在板测试的顶层文件，将cordic模块和ROM模块在该文件中进行实例化，参加压缩包中的cordic_top.v。（4） 添加约束文件，参见压缩包中的cordic.ucf文件。自行设置Chipscope中的信号连接，用Chipscope工具进行在板测试，记录数据，并计算迭代次数为8次时的平均误差。（5） 修改迭代次数为10次，重新进行仿真和测试。3、用Cordic算法计算将程序修改为计算的工作模式，重复上述测试。
信号与信息处理综合实验(FPGA部分)指导书_lab2new
