一位十进制BCD码加法器设计

《一位十进制BCD码加法器设计》由会员分享，可在线阅读，更多相关《一位十进制BCD码加法器设计（5页珍藏版）》请在装配图网上搜索。

1、一位十进制BCD码加法器设计2012年 3月30日 实验目的： 熟悉基于 EDA 平台的电路设计，掌握 MAXPLUS 的使用，并运用MAXPLUS 设计电路图，模拟其工作环境实验原理： MAXPLUS 软件能够模拟电路工作的实际情况，给电路设计带来方 便实验内容：使用MAXPLUS设计一位十进制BCD码的加法器部件的逻辑原理图：一位全加器 FA 的逻辑图：图图三：波图形实验步骤：分析一位 BCD 码进行加分运算的情况，进位或者不进位分成两种情况，而进位又分为两种情况：1） 若不进位，则结果直接相加即若仅为信号为 0，则不进行其他 操作2）若进位，则要进行分析，BCD码只能表示09之间的数字，

2、若超过9则 要进行进位，而当BCD码之和超过15 （1618）超过四位二进制的表示 范围，也要进行进位考虑Q当和的范围是1015时：画卡洛图得到的表达式是F=S3Sz-S +SS。依 据表达式得到电路图添加到上图中，表达式的逻辑图如图三，当二者和 超过 10 时，例如当和为12 时，二进制表示： 1100，对其加6 修正，修 正后结果是 1（溢出） 0010当和的范围超过了 16时，超过四位二进制的表示范围，这需要对结 果进行修正，例如：二者和超过 17时，二进制结果是1（溢出） 0001， 对结果进行修正，这结果是 1（溢出） 0111，若对结果修正，也要对结 果加 0110实验的测试数据及

3、测试结果：A A A A3210B B B B3210S S S S 3210C 3010001011001001100110001011000100001101实验小结：用BCD码表示的十进制加法要对其进行详细分析： 当二者和小于等于9时，无需进位，不用进行其他的任何处理，直接进行 加法运算； 当和大于等于10小于等于15时，要对其进行加6修正（+0110） 当合大于等于 16 时，超过了四位二进制的表时范围对于其结果也要进行 加6修正，由于、的情况不能同时发生，因此二者的信号不能合并实验中遇到的问题及解决方法： 判断冗余位： 1010、 1011、 1100、 1101、 1110、 1111 是冗余位，用卡洛 图，判断，卡洛图得到了表达式：F=S$-S +SS3Z 0 1 0 当和大于等于 16 时超出四位二进制表示范围，不可能存在冗余位，从而当和大于 16 时要进行另外的处理 实验过程中对波形图文件的编辑还不够熟练，很难正确的画出满足仿真所需要的 波形心得体会：通过这此的实验设计大致明白了如何用MAXPLUS，绘制电路图，但是 对于电路的仿真多少还是有一些问题，可能是软件的兼容问题，或许下次可以使 用其他的仿真软件，同时我也了解了如何去设计加法器，同时对于BCD码也有了 进一步的了解