信号发生器资料PPT课件

《信号发生器资料PPT课件》由会员分享，可在线阅读，更多相关《信号发生器资料PPT课件（73页珍藏版）》请在装配图网上搜索。

1、10.1 信号发生器概述信号发生器概述 10.2 锁相频率合成信号发生器锁相频率合成信号发生器10.3 直接数字频率合成信号发生器直接数字频率合成信号发生器第第10章章 信号发生器信号发生器信号发生器是为电子测量提供符合一定技术要求电信号的信号发生器是为电子测量提供符合一定技术要求电信号的仪器设备，其输出信号的波形、频率、幅度等参数是已知的。仪器设备，其输出信号的波形、频率、幅度等参数是已知的。10.1 信号发生器概述信号发生器概述 1、照输出信号波形特点，信号发生器可分为：正弦信号发生器、脉冲信号发生器、函数信号发生器、噪声信号发生器等。2、按照输出信号的频率范围分类，信号发生器一般分为：低

2、频信号发生器，高频信号发生器，也可以细分为超低频、低频、视频、甚高频、超高频多种信号发生器，3、按照产生信号方法及信号发生器组成的不同，可分为：传统的通用信号发生器和智能型的合成信号发生器两类。10.1.1 信号发生器的分类及性能信号发生器的分类及性能 一、一、分类分类信号发生器应用广泛、种类繁多，分类方法也有多种信号发生器应用广泛、种类繁多，分类方法也有多种正弦信号发生器是应用最广泛的信号发生器，这是因为正弦信号发生器是应用最广泛的信号发生器，这是因为正弦信号容易产生、容易描述，任何线性双端口网络的特性正弦信号容易产生、容易描述，任何线性双端口网络的特性都是通过对正弦信号的响应来表征。正弦信

3、号也是应用最广都是通过对正弦信号的响应来表征。正弦信号也是应用最广泛的载波信号。泛的载波信号。10.1.1 信号发生器的分类及性能信号发生器的分类及性能 1 1、照输出信号波形特点，信号发生器可分为：、照输出信号波形特点，信号发生器可分为：正弦信号发生器正弦信号发生器（本章重点讨论内容）（本章重点讨论内容）、脉冲信号发生器、函数信号发生器、噪声信号发生器等。2 2、按照输出信号的频率范围，可分为：、按照输出信号的频率范围，可分为：可分为：低频信号发生器，高频信号发生器，可分为：低频信号发生器，高频信号发生器，可细分：超低频、低频、视频、甚高频、超高频信号发生器可细分：超低频、低频、视频、甚高频

4、、超高频信号发生器 10.1.1 信号发生器的分类及性能信号发生器的分类及性能 分类分类 频率范围频率范围超低频信号发生器0.0001Hz10000 Hz低频信号发生器1Hz1MHz视频信号发生器20Hz10MHz高频信号发生器200kHz30MHz甚高频信号发生器30M Hz300MHz超高频信号发生器300MHz以上 3 3、按照产生信号方法及信号发生器组成不同分类、按照产生信号方法及信号发生器组成不同分类 传统的通用信号发生器传统的通用信号发生器 智能型的合成信号发生器智能型的合成信号发生器10.1.1 信号发生器的分类及性能信号发生器的分类及性能 传统传统通用信号发生器：是指采用谐振等

5、方法产生频率的一类信号发生器。其中低频信号发生器常以RC文氏电桥振荡器做主振器，高频信号发生器常以LC振荡器做主振器。这种以RC、LC为主振器的信号源中，频率准确度和频率稳定度只能达到10-210-4量级。这类仪器主要由模拟电路组成，其输出信号频率和幅度的调节需要用人工的方法通过调节旋钮、开关来实现，输出幅度一般采用表头指示，操作自动化程度不够高。10.1.1 信号发生器的分类及性能信号发生器的分类及性能 智能型合成信号发生器智能型合成信号发生器：频率合成是以一个或几个石英晶体振荡器产生的信号频率为基准频率，通过进行加减乘除运算，得到一系列所需要的频率，且这些频率的稳定度、准确度可以达到与基准

6、频率相同的水平（日稳定度优于10-8量级的频率）。能支持在很宽的范围内对输出频率进行精细的调节；可实现多种调制工作；可产生多种输出波形。合成信号发生器一般需要采用微处理器作为控制电路，它的组成是一种典型的智能仪器架构，仪器操作具有较高的自动化程度。合成信号发生器将是应用最广泛的信号发生器。10.1.1 信号发生器的分类及性能信号发生器的分类及性能 二、二、正弦信号发生器的正弦信号发生器的性能指标性能指标 正弦信号容易产生，容易描述，任何线性双端口网络的特性，都需要用它对正弦信号的响应来表征，因而，正弦信号发生器几乎渗透到所有的电子学实验及测量中，是最普通、应用最广泛的一类信号发生器。正弦信号发

7、生器性能通常用频率特性、输出特性和调制特性频率特性、输出特性和调制特性三大指标来评价。二、二、正弦信号发生器正弦信号发生器的的性能指标性能指标 （一）频率特性（一）频率特性1.1.频率范围频率范围 2.2.频率准确度频率准确度3.3.频率稳定度频率稳定度（二）输出特性（二）输出特性1.1.输出阻抗输出阻抗 2.2.输出电平范围输出电平范围 3.3.输出电平的稳定度和平坦度输出电平的稳定度和平坦度 4.输出电平准确度输出电平准确度 5.输出信号非线性失真和频谱纯度输出信号非线性失真和频谱纯度（三）调制特性（三）调制特性 正弦信号发生器性能通常用频率特性、输出特性和调制特性频率特性、输出特性和调制

8、特性三大指标来评价。二、二、正弦信号发生器正弦信号发生器的的性能指标性能指标 （一）频率特性（一）频率特性 例如，XD1型信号发生器的频率范围为1Hz1MHz，分六挡即六个频段，输出频率是连续的。为了保证有效频率范围连续，两相邻频段间存在公共部分。又例如，HP-8660C型频率合成信号发生器产生的频率范围为10kHz2600MHz，输出频率是离散的，分辨率为1Hz、共可提供约26亿个分离的频率点。1.1.频率范围：频率范围：指信号发生器所产生信号的频率范围，在频率范围内，信号发生器的各项性能指标应该都能得到保证，因而，准确地说，该指标应称“有效频率范围”。当信号发生器输出的频率范围太宽时，可以

9、分为若干个频段。频率调节可以是连续的，也可以是离散的。二、二、正弦信号发生器正弦信号发生器的的性能指标性能指标 （一）频率特性（一）频率特性 频率准确度实际上是输出信号频率的工作误差。传统通用信号发生器的频率准确度一般为0.5 10 频率合成信号发生器其输出信号频率具有基准频率（晶振）的准确度，可达到10-6以上。2.2.频率准确度：频率准确度：是指信号发生器预调值（即仪器度盘指示或数字显示的频率值）与实际输出的信号频率值之间的偏差，通常用相对误差表示%100000fffff 没有足够的频率稳定度，就不可能保证测量结果有足够的准没有足够的频率稳定度，就不可能保证测量结果有足够的准确度。一般情况

10、下，信号发生器的频率稳定度应比它的频率准确确度。一般情况下，信号发生器的频率稳定度应比它的频率准确度高度高1 12 2个数量级，个数量级，3.3.频率稳定度频率稳定度 ：指外界条件恒定不变的情况下，在规定时间内，信号发生器输出频率相对于预调值变化的大小。短期频率稳定度定义为信号发生器经过规定的预热时间后，信号频率在任意15分钟内所发生的最大变化；长期频率稳定度定义为信号发生器经过规定的预热时间后，信号频率在任意3小时内所发生的最大变化。频率稳定度表达式为：%1000minmaxfff二、二、正弦信号发生器的正弦信号发生器的性能指标性能指标 1.1.输出阻抗输出阻抗 ：信号发生器的输出阻抗视信号

11、发生器的类型不同而异。低频信号发生器的输出阻抗一般为600（或1k）；高频信号发生器一般仅有50或75。（二）输出特性（二）输出特性 信号发生器作为一个激励源应具有一定的内阻，当信号发信号发生器作为一个激励源应具有一定的内阻，当信号发生器接人被测电路的输入端时，被测电路将被看作是一个负载，生器接人被测电路的输入端时，被测电路将被看作是一个负载，因而存在着一个负载匹配的问题，这个问题在高频频段尤为重因而存在着一个负载匹配的问题，这个问题在高频频段尤为重要。要。二、二、正弦信号发生器的正弦信号发生器的性能指标性能指标 2.2.输出电平范围输出电平范围 ：是指信号发生器输出信号幅度的有效范围，是指信

12、号发生器输出信号幅度的有效范围，即所能提供的最小和最大输出电压的可调范围。即所能提供的最小和最大输出电压的可调范围。一般高频信号发生器输出信号幅度范围为一般高频信号发生器输出信号幅度范围为0.1V1V，而，而电平振荡器的输出电平范围为电平振荡器的输出电平范围为-60dB+10dB。（二）输出特性（二）输出特性 为了在不过多牺牲信噪比的情况下输出微伏（为了在不过多牺牲信噪比的情况下输出微伏（V）级的小）级的小信号电压，信号发生器的输出级中一般都设置有衰减器。例如，信号电压，信号发生器的输出级中一般都设置有衰减器。例如，XD-1型信号发生器最大信号电压为型信号发生器最大信号电压为5V，通过，通过0

13、80dB的步进的步进衰减，最低可输出衰减，最低可输出500V的信号电压。的信号电压。二、二、正弦信号发生器的正弦信号发生器的性能指标性能指标 3.3.输出电平的稳定度和平坦度输出电平的稳定度和平坦度 输出电平的稳定度是指输出电平随时间的变化输出电平的稳定度是指输出电平随时间的变化;平坦度是平坦度是指在有效频率范围内调节频率时指在有效频率范围内调节频率时,输出电平的变化输出电平的变化,即输出电平即输出电平的频响。的频响。4.4.输出电平准确度输出电平准确度 由输出电路的电平准确度、输出衰减器换档误差、表头刻由输出电路的电平准确度、输出衰减器换档误差、表头刻度误差以及输出电平平坦度几项误差共同决定

14、。度误差以及输出电平平坦度几项误差共同决定。5.5.输出信号非线性失真和频谱纯度输出信号非线性失真和频谱纯度 通常用非线性失真来表征低频信号发生器输出波形的好坏；通常用非线性失真来表征低频信号发生器输出波形的好坏；而用频谱纯度表征高频信号发生器输出信号的质量。而用频谱纯度表征高频信号发生器输出信号的质量。（二）输出特性（二）输出特性10.1.2 通用信号发生器的组成通用信号发生器的组成 一、低频信号发生器组成原理一、低频信号发生器组成原理 由主振级、连续衰减器（电位器）、电压放大器、输出衰减器、匹配变压器（阻抗变换）和检测用电压表等组成。设R1R2R，C1=C2=C时，振荡频率为 f =一、低

15、频信号发生器组成原理一、低频信号发生器组成原理 主振级：主振级：一般采用RC正弦波振荡器。尤以文氏电桥振荡器为最多。图中R1、C1、R2、C2组成正反馈电路，决定振荡频率；R3、R4组成负反馈电路，可自动稳频。221121CRCRRC21二、高频信号发生器组成原理二、高频信号发生器组成原理 10.1.3 10.1.3 合成信号发生器的组成合成信号发生器的组成 合成信号发生器使用一个或多个晶体作为频率标准，利用合成信号发生器使用一个或多个晶体作为频率标准，利用电路的加、减、乘、除而产生一系列的离散频率，因此合成信电路的加、减、乘、除而产生一系列的离散频率，因此合成信号发生器产生的信号具有很强的频

16、率精度和长期稳定度。号发生器产生的信号具有很强的频率精度和长期稳定度。合成信号发生器输出频率的改变是基于对环路分频比，合合成信号发生器输出频率的改变是基于对环路分频比，合成信号发生器一般都采用微处理器系统作为控制器。成信号发生器一般都采用微处理器系统作为控制器。合成信号发生器的基本组成框图：合成信号发生器的基本组成框图：合成信号发生器的核心部件可大致分为频率合成部分和输出合成信号发生器的核心部件可大致分为频率合成部分和输出部分（含宽带放大、步进衰减及部分（含宽带放大、步进衰减及ALCALC电路等）。电路等）。频率合成部分用于产生用户置定的频率；频率合成部分用于产生用户置定的频率；输出部分用于控

17、制用户置定的输出幅度。使用时，用户只要输出部分用于控制用户置定的输出幅度。使用时，用户只要通过仪器面板的按键输入数据对频率合成的频率和输出幅度值进通过仪器面板的按键输入数据对频率合成的频率和输出幅度值进行置定（并能予以显示），便能输出所需信号。行置定（并能予以显示），便能输出所需信号。典型合成信号发生器的面板布置图典型合成信号发生器的面板布置图 上半部分为显示区，下半部分为控制区。在控制区中，各控制键按调制、载波、单位等不同功能分类排列，因而操作简便，不易出错。仪器的操作是通过操作键盘形成一定格式的指令，再由微处理器按指令去控制信号发生器中相应的功能部件。按键应按Frequency123.45

18、6MHz 的顺序操作。在按数字键和单位键时，显示器应显示相应的数字和单位。在这里，单位键还兼做执行键，当微处理器判定执行键按下时，就会对从键盘输入的数字、单位和小数点的位置码进行分析，转换成相应的数码通过数据总线送到频率合成部分。例如，若需要信号发生器输出例如，若需要信号发生器输出123.456MHz123.456MHz的频率时，的频率时，10.1 信号发生器信号发生器 10.1.3 10.1.3 合成信号发生器的组成合成信号发生器的组成 频率合成的方法：频率合成的方法：1、直接模拟频率合成法直接模拟频率合成法2、锁相频率合成法锁相频率合成法（间接频率合成法）3、直接模拟频率合成法直接模拟频率

19、合成法 与以与以RCRC或或LCLC自激振荡为主振级的信号发生器相比，信号源自激振荡为主振级的信号发生器相比，信号源的频率稳定度可以提高的频率稳定度可以提高3 34 4个数量级。个数量级。频率合成的方法：频率合成的方法：利用倍频、分频、混频及滤波等技术，对一个或多个基准利用倍频、分频、混频及滤波等技术，对一个或多个基准频率进行算术运算来产生所需要的频率。由于倍频、分频、混频率进行算术运算来产生所需要的频率。由于倍频、分频、混频及滤波大多是采用模拟电路来实现，所以这种方法称为直接频及滤波大多是采用模拟电路来实现，所以这种方法称为直接模拟频率合成法。模拟频率合成法。优点：工作可靠，频率切换速度快，

20、相位噪声低。优点：工作可靠，频率切换速度快，相位噪声低。不足：需要大量混频器、分频器和滤波器，难于集成化，不足：需要大量混频器、分频器和滤波器，难于集成化，所以体积大，价格昂贵。所以体积大，价格昂贵。1 1、直接模拟频率合成法直接模拟频率合成法直接模拟频率合成的典型例子直接模拟频率合成的典型例子 近年来发展起来的一种新的频率合成技术。它利用计算机按照一定的地址关系，读取数据存储器中的正弦取样值，再经D/A转换得到一定频率的正弦信号。该方法不仅可以直接产生正弦信号的频率，而且还能可以给出初始相位，甚至可以给出不同形状的任意波形，这是前两种方法无法做到的。利用锁相环（PLL）把压控振荡器（VCO）

21、的输出频率锁定在基准频率上，同时，利用一个基准频率，通过不同形式的锁相环合成所需的各种频率。由于锁相频率合成的输出频率间接取自VCO，所以该方式也称间接频率合成法。优点：锁相环路相当于一个窄带跟踪滤波器，节省了大量滤波器，简化了结构，且易于集成化、易于计算机控制。不足：频率切换时间相对较长。2锁相频率合成法锁相频率合成法3直接数字频率合成法直接数字频率合成法10.2 锁相频率合成信号发生器锁相频率合成信号发生器10.2.1 10.2.1 锁相环的基本形式锁相环的基本形式 基本锁相环基本锁相环 倍频锁相环倍频锁相环 分频锁相环分频锁相环 混频锁相环混频锁相环 组合式锁相环组合式锁相环 小数分频锁

22、相环小数分频锁相环 在锁相频率合成器中，可以利用一个基本锁相环把压控振荡器（VCO）的输出频率锁定在基准频率上，也可以通过不同形式的的锁相环对基准频率频率进行加、减、乘、除运算，合成所需的频率。10.2.1 10.2.1 锁相环的基本形式锁相环的基本形式 基本锁相环基本锁相环 基本锁相环是由鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）组成的闭合环路，基本形式如图 基本锁相环基本锁相环 当锁相环处于锁定状态时，输入信号和VCO输出信号之间只存在一个稳态相位差，而不存在频率差，即 fo=fi。锁相合成法正是利用锁相环的这一特性，把VCO的输出频率稳定在基准频率上，并把输出频率稳定度提

23、高到与基准频率同一量级。2.倍频锁相环倍频锁相环 能对输入信号频率进行乘法运算的锁相环称倍频锁相环，简称倍频环。它有数字倍频环和脉冲倍频环两种形式。在相位比较器中进行比较的两个信号的频率是 fi 和 fo/N。很显然，当环路锁定时，有fi=foN，即fo=N fi，从而达到倍频。改变分频器的分频系数N，就能改变数字倍频环的倍频系数。3.分频锁相环分频锁相环 能对输入信号频率进行除法运算的锁相环称分频锁相环，简称分频环。它有数字分频环和脉冲分频环两种形式。4.4.混频锁相环混频锁相环 能对输入频率进行加、减运算的锁相环叫混频锁相环，简能对输入频率进行加、减运算的锁相环叫混频锁相环，简称混频环。它

24、是在基本锁相环支路中加入混频器称混频环。它是在基本锁相环支路中加入混频器 M M和和 带通滤波带通滤波器器 BPF BPF 形成的。形成的。如果混频器是差频式，则 fi1=fo-fi2，即输出频率为 fo=fi1+fi2；如果混频器是和频式，则如果混频器是和频式，则 fi1=fo+fi2，即输出频率为，即输出频率为 fo=fi1-fi2。混频环在频率合成器中可用来提供频率连续可调的输出信号。设晶体振荡器的输出频率 fi1=2000KHz；内插振荡器的输出频率 fi2=5060KHz；混频器是差频式。则合成后的输出频率fo=20502060KHz连续可调。内插振荡器一般采用LC振荡器，其频率稳定

25、度较低，但混频环输出频率的稳定度仍能维持在输出频率稳定度的量级上 设晶体振荡器的频率稳定度为110-6/日，即fi1=2Hz/d，内插振荡器频率稳定度为110-4/日，即fi2=6Hz/日。因为 fo=fi1+fi2，根据误差公式，得fo=fi1+fi2，则输出频率稳定度为fo/fo 410-6/日，仍与基准频率的稳定度在同一量级。可见，利用混频环，不仅能实现10KHz范围内的连续调节，而且fo 的频率稳定度仍可保持与晶振频率稳定度在同一量级。单个锁相环很难覆盖较宽的频率范围。实际的合成信号发生器往往通过多种锁相环组合而成。5.5.组合式锁相环组合式锁相环一个由混频环和倍频环组成的双环合成单元

26、，如图所示：一个由混频环和倍频环组成的双环合成单元，如图所示：由倍频环可得由倍频环可得fo1=N fi1，由混频环可得由混频环可得fo2=fo1+fi2，则则fo2=N fi1+fi2 调谐VCO2使倍频环锁定在N fi1上，能够实现在很宽范围内的点频覆盖；调谐内插振荡器的输出频率，可以实现相邻两个点频之间频率的连续可调。若要实现在该频率范围内连续可调，只需设计使混频环中的内插振荡器输出频率fi2在100110 KHz之间连续可调，就可以把fi2 的10KHz连续可调范围“插入”到N fi1的每两个相邻锁定点的间隔频率之间，实现fo2在31005110 KHz的连续可调。例如，若要求fo2=4

27、235.5 KHz，第一步，调节VCO2，使之锁定在4130KHz（N=413），第二步，调节内插震荡器，使其输出频率fi2=105.5 KHz，则通过混频环最后可合成 fo2=4130+105.5=4235.5KHz。例如，若fi1=10KHz，N=300500，则倍频环输出范围为30005000KHz，间隔为10KHz，共201个点频。目前，带有锁相环的频率合成器无论在理论上或是在制作上都已达到成熟阶段，而且实现了集成化。集成化的锁相环器件分为专用的集成锁相环电路（定制LIC）和通用型集成锁相环。在生产数量少、品种多的设备中，设计人员经常选择通用型集成锁相环。10.2.2 通用型集成锁相环

28、频率合成器通用型集成锁相环频率合成器 该系列芯片有CD4046、74HC/74VHC4046、74VHC9046多种类型，它们内部构成、引脚配置及性能稍有不同，例如，CD4046的最高频率约1MHz，而74HC4046约为10MHz。另外，不同公司的同一类型芯片其性能也可能有差别。一、一、74HC 4046 集成锁相环集成锁相环7.2.2 通用型集成锁相环频率合成器通用型集成锁相环频率合成器 它由一个线性VCO和三个相位比较器组成，使用时，只要在外部增加环路滤波器就可以构成一个基本锁相环。一、一、74HC4046 集成锁相环集成锁相环二、二、74HC 4046 集成锁相环频率合成器的设计集成锁

29、相环频率合成器的设计 频率合成器可分为基本PLL部分和输出部分。在基本PLL部分，晶振频率为10.24MHz，通过1024分频可得到10KH z的基准频率；分频器设定为110011000，使VCO产生的信号频率范围为110MHz。输出部分设计有量程选择器和缓冲器。输出部分有量程选择器和缓冲器，PLL电路输出的信号经6级1/10分频选择，可以得到下述7个量程频率范围的输出信号 10Hz量程：频率范围为110Hz，分辨力为10mHz；100Hz量程：频率范围为10100Hz，分辨力为100mHz；1kHz量程：频率范围为100Hz1KHz，分辨力为1Hz；10kHz量程：频率范围为110KHz，分

30、辨力为10Hz；100kHz量程：频率范围为10100KHz，分辨力为100Hz；1MHz量程：频率范围为100KHz1MHz，分辨力为1KHz；10MHz量程：频率范围为110MHz，分辨力为10KH z 基本基本PLL部分的电路部分的电路 基准时钟电路主要由74HC4060和10.24MHz晶体振子组成。4060内有振荡电路和分频器，产生的频率为10.24MHz经内部1024分频后得到了稳定的10KHz基准时钟。图中可调电容CV1用于对输出频率进行微调，可以得到约50ppm的频率精度。基本基本PLL部分电路部分电路 由于片内相位比较器和VCO在封装时公用一个地，这样相位比较器在公共阻抗上产

31、生的脉冲电压可能会混入VCO的输入信号中。为了避免两者之间的干扰，使用了两片74HC4046，使相位比较器与VCO独立，这样相位比较器输出的脉冲就不会影响VCO。为了使VCO输出的频率范围能达到10倍，在74HC4046的引脚R1端接入了稳压二极管D1，使VCO的控制电压按指数函数规律增加，展宽了VCO输出的频率范围。TC9198P是一种可编程的分频器脉冲吞没式计数器。当MODE引脚接高电平时，器件设定为可编程的分频器，并要求输入并行的数据为BCD码。在本电路中，D17引脚接高电平，D16引脚接地，则分频器的最大设定范围应为59999，本电路使用的设定范围为1001000。输出部分电路输出部分

32、电路 输出部分电路输出部分电路 频率合成器输出部分量程选择电路由3个双十进制计数器74HC390和1个8路选择器74HC151组成。74HC390芯片构成6级10分频器，各级10分频器的输出再由IC74HC151进行选择，从而得到7个量程频率范围的切换。输出缓冲采用能输出较大电流的高速缓冲器74AC540。若只使用单个74AC540，驱动50负载时电流不够，因此采用4个缓冲电路（在同一封装内）并联以增大驱动电流，每个缓冲器的输出端都串联接入了一个200的电阻，总输出阻抗为20。10.3 10.3 直接数字频率合成信号发生器直接数字频率合成信号发生器 10.3.1 直接数字频率合成技术概述直接数

33、字频率合成技术概述 可以将把要输出的正弦波形取样数据预先顺序存放在一段ROM单元中，然后在时钟的控制下，顺序从这些ROM单元中读出，再经过D/A转换，就可以得到一定频率的正弦波形信号。这就是DDS的基本原理。设取样时钟频率为 fc，一个正弦波由 个取样点构成，则输出正弦波信号的频率为：一、一、DDS的基本组成原理的基本组成原理Ncoff22N 设图中的ROM有 个存储单元（相应有N位地址），并存储了一个周期正弦波形的采样数据；地址计数器为一个N位二进制加法计数器，用以生成控制波形查找表ROM的地址。1、简单简单DDS的组成的组成2NNcoff2 DDS方程：上式中K称为频率控制字。K值反映从R

34、OM中读出两个取样数据之间相位的大小，因此称DDS是从相位概念出发的一种频率合成技术。NcofKf2 改变频率 fo的方法：1.改变时钟频率 fc;2.改变ROM中每周期波形的采样点数。为了能完成K为任意数的地址计数，需要采用相位累加器，基于相位累加器DDS的基本结构框图如下所示：2、基于相位累加器、基于相位累加器DDS的基本结构的基本结构 主要由相位累加器、波形查找表ROM、D/A转换器和低通滤波器等部件组成。相位累加器相位累加器由频率字寄存器、二进制全加器与相位寄存器组成。在时钟作用下，相位累加器能不断对频率控制字K进行线性相位累加。相位累加器输出即波形存储ROM的地址，这样就可以把存储在

35、ROM中的波形采样值送出，完成相位到幅值转换。设相位累加器长度为N bit，则累加器的满偏值为2N。定义相位累加器输出为0时为0相位，相位累加器输出为2N时相位为2。则相位累加器的输出即可代表输出正弦波形的相位。波形查找表波形查找表ROM（即正弦查找表）：把送来的相位值转换成对应正弦波幅度的数值。实际DDS设计中，为了节省波形存储器的空间，在不过多引入杂波干扰得前提下，尽可能多的截去相位累加器的低有效位，即只取相位累加器的高M位（而并非全部N位）作为ROM的地址值，于是，ROM就只有2M个存储单元。设事先已经把0o360o的正弦信号离散成具有2M个抽样值的序列存储在ROM中，则按照不同的地址便

36、能输出相应的正弦信号的幅值。ROM可在给定的时间上把输入的相位（地址）信息映像成正弦波幅度，因而波形查找可以理解为相位与幅度之间的转换。D/A转换器转换器：把合成正弦波幅值的序列值转换成包络为正弦波的阶梯波。注意，合成器对D/A转换器分辨率有一定的要求，D/A转换器分辨率越高，合成正弦波形的台阶就越多，输出波形就越清晰。D/A转换器的位数应与ROM的数据位一致。低通滤波器：低通滤波器：对D/A转换器输出的包络为正弦波的阶梯波进行频谱分析可知，输出信号中除主频fo外，还存在许多非谐波分量。因此，为了取出主频 fo，必须在D/A转换器的输出端接入低通滤波器，从而将包络为正弦波的阶梯波变为光滑的正弦

37、波。二、二、DDS的主要技术指标的主要技术指标 分辨率 输出带宽 无杂散动态范围(SFDR)1.1.分辨率（含分辨率（含频率分辨率、相位分辨率及幅度分辨率频率分辨率、相位分辨率及幅度分辨率）频率分辨率：频率分辨率：即DDS的最小频率步进量，其值等于DDS的最低合成频率（频率控制字K=1时），可用下式表示 Ncoff2 相位分辨率：相位分辨率：是DDS的最小相位步进量。其值等于两个相邻采样点之间的相位增量。若一个周波的采样点数为M，则DDS的相位分辨率为 Mp0360 幅度分辨率：幅度分辨率：取决DDS中D/A转换器的位数。若D/A转换器的位数为N，参考电压为VREF，则其幅度分辨率为NREFV

38、V22.2.输出带宽 DDS输出的频率可以很低，因而输出带宽主要取DDS能输出的最高频率。DDS输出最高频率的理论值为系统时钟频率fc的50%。考虑到低通滤波器的特性和设计难度以及对输出信号杂散的影响，DDS能输出的最高频率（即输出带宽）一般按40%fc计算。例如，DDS芯片AD9851允许系统时钟使用的最高频率fc为180MHz，则AD9851输出的最高频率（即输出带宽）为72MHz。3.3.无杂散动态范围无杂散动态范围(SFDR)(SFDR)SFDR：指输出的最大信号成分幅度（主频部分）与次最大信号成分幅度（噪声部分）之比，常以dBc表示。DDS杂散的来源主要有三个：相位截断误差：为了得到

39、很高的频率分辨率，相位累加器的位数N通常做得很大，但由于受ROM存储能力的限制，用来寻址ROM的位数M一般要小于N，因而会引入相位截断误差；幅度量化误差幅度量化误差：任意一个幅度值要用无限长的比特流才能精确表示，而实际中ROM的输出位数是个有限值，这就会产生幅度量化误差。D/AD/A转换器的非线性误差：转换器的非线性误差：D/A转换器的有限分辨率、非线性特征及转换速率等非理想转换特性会影响DDS输出频谱的纯度，产生杂散份量。三、三、DDS的特点的特点 （1 1）频率分辨率高：）频率分辨率高：由相位累加器的位数决定。（2 2）频率转换时间短：）频率转换时间短：DDS频率转换时间等于一个时钟周期的

40、时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达ns数量级。（3 3）输出波形的灵活性：）输出波形的灵活性：可以方便灵活地实现调频、调相和调幅功能。只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形甚至是任意的波形。（4 4）其他优点：）其他优点：易于集成，功耗低且可靠性高。DDS易于程控，因而使用相当灵活，除此之外，DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等。1.DDS的优点：的优点：（1 1）输出频带范围有限：）输出频带范围有限：由于DDS内部D/A转换器和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。（2 2）输出杂散

41、大：）输出杂散大：由于DDS采用全数字结构，不可避免地引入了杂散，因而DDS对低通滤波器有较高的要求。2.DDS的不足：的不足：四、四、DDS的实现技术的实现技术 采用可编程器件构成DDS 直接采样集成DDS单片电路芯片。DDS技术的实现主要依赖于大量的高速、高性能的数字器件。可编程逻辑器件具有速度高、规模大、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。利用FPGA构成DDS可以根据需要方便地实现各种比较复杂的功能，具有良好的实用性。虽然专用DDS芯片的功能也较多，但控制方式却是固定的，不够灵活。1 1基于可编程逻辑器件的解决方案基于可编程逻辑器件的解决方案 随着微电子技术

42、的飞速发展，许多器件公司都推出了各自的高性能的单片DDS电路系列。与基于FPGA解决方案比较，其输出信号质量高，输出频率也较高。还可以使电路的体积和可靠性也有很大的提高。2集成DDS单片电路芯片解决方案型 号最高工作频率(MHz)工作电压（V）最大功耗（mw)备 注AD98501253.3/5480内置比较器和D/A转换器。AD98531653.3/51150可编程数字QPSK/16-QAM调制器。AD98511803/3.3/5650内置比较器、D/A转换器和时钟6倍频器。AD98523003.31200内置12位的D/A转换器、高速比较器、线性调频和可编程时钟倍频器。AD98543003.

43、31200内置12位两路正交D/A转换器、高速比较器和可编程参考时钟倍频器。AD985810003.32000内置10位的D/A转换器、150MHz相频检测器、充电汞和2GHz混频器。一、一、AD9851芯片概述芯片概述10.3.2 基于基于DDS芯片的频率合成信号发生器的设计芯片的频率合成信号发生器的设计 AD9851由数据输入寄存器、频率由数据输入寄存器、频率/相位寄存器、高速相位寄存器、高速DDS、10位的位的D/A转换器、高速比较器等部分组成。其中高速转换器、高速比较器等部分组成。其中高速DDS又又由由6倍参考时钟倍乘器、倍参考时钟倍乘器、32位相位累加器、正弦函数功能查找位相位累加器

44、、正弦函数功能查找表等部分组成。表等部分组成。该高速该高速DDS的系统时钟频率可达到的系统时钟频率可达到180MHz，使输出信号，使输出信号的最高频率达的最高频率达70 MHz，分辨率为，分辨率为0.04Hz。AD9851内部有一个内部有一个6倍参考时钟倍乘器，当系统时钟为倍参考时钟倍乘器，当系统时钟为180MHz时，参考时钟输入时，参考时钟输入端只需输入端只需输入30MHz的信号频率即可。这样就避免采用高速参考的信号频率即可。这样就避免采用高速参考时钟而可能产生的噪声。时钟而可能产生的噪声。AD9851使用使用32位频率控制字和位频率控制字和5位相位控制字，内部的频位相位控制字，内部的频率累

45、加器和相位累加器相互独立。率累加器和相位累加器相互独立。AD9851 内部的数据输入寄存器有内部的数据输入寄存器有5个寄存器，用于储存来个寄存器，用于储存来自外部数据总线的自外部数据总线的40位频率位频率/相位相位/控制字。该控制字送入高速控制字。该控制字送入高速DDS后，即可生成相应频率和相位的数据流，经内部的后，即可生成相应频率和相位的数据流，经内部的D/A转换转换器后，得到最终的合成信号。器后，得到最终的合成信号。设需要合成的频率为设需要合成的频率为fo，对应的频率字，对应的频率字K可由下式决定可由下式决定 设相位控制字为设相位控制字为F，合成信号的初相位合成信号的初相位可由下式决定可由

46、下式决定322coffK 52F2 为了使AD9851完成频率和相位的控制，需要向AD9851输入频率/相位控制字。AD9851有32位频率控制字，5位相位调制字，1位6倍参考时钟、倍乘器使能控制，1位工作方式控制，1位电源休眠功能控制，共40位。内部的数据输入寄存器是5个8位的寄存器，因此需要分5次存储来自外部8位数据总线的频率/相位控制字。下面了解40位的频率/相位控制字各位的功能。二、二、AD9851频率频率/相位的控制相位的控制 例如，如果要求AD9851满足如下技术条件：6倍参考时钟倍乘器工作；初相位置于11.25；选择非掉电方式；输出信号频率为10MHz；AD9851的外部参考时钟

47、频率为30MHz。根据上表及输出频率和相位计算公式,可知控制数据应为:W0=00001001；W1=00001110；W2=00111000；W3=11100011；W4=10001110。频率/相位控制字需要通过微处理器输入到AD9851，有并行方式、串行方式两种方式。时序如图：二、二、AD9851频率频率/相位的控制相位的控制 RESET有效使输入数据地址指针指向W0，W_CLK第一个上升沿时，写入第一组8位数据，且指针指向下一个输入寄存器，连续5个W_CLK上升沿后，即完成40位控制数据的输入。当FQ_UD端出现上升沿时，40位数据从数据输入寄存器写入频率相位寄存器，并启动高速DDS按设

48、置工作。同时，数据地址指针复位到第一个输入寄存器，等待下一组数据的写入。二、二、AD9851频率频率/相位的控制相位的控制 在并行工作模式下，40位控制数据可通过8位数据总线分5次装入，顺序为W0W1W2W3W4。1 1，并行工作模式，并行工作模式 当FQ_UD端出现上升沿信号时，40位数据送入DDS核心，并启动AD9851按设置的频率输出。二、二、AD9851频率频率/相位的控制相位的控制 2 2，串行工作模式，串行工作模式 在串行工作模式下，数据由W_CLK上升沿同步，通过25脚（D7），从低到高逐位输入40位数据（b0b39）。为了充分发挥DDS芯片的高速性能，微处理器系统应在资源允许情

49、况下尽可能选择并行方式。为了能够完成频率和相位的控制，要向为了能够完成频率和相位的控制，要向AD9851输入频率输入频率/相相位控制字，这需要通过位控制字，这需要通过AD9851和微处理器相连接来实现。和微处理器相连接来实现。一个基于一个基于AD9851的的DDS信号源如图所示。信号源如图所示。三、三、基于基于AD9851的的DDS信号源信号源 AD9851生成的模拟信号由IOUT、IOUTB端送出，该两端对应AD9851内D/A转换器差分电流输出端，其满度电流由接在RSET 端电阻值决定，其公式为 IOUT=39.92/RSET 对AD9851设计资料进一步分析得知，IOUT、IOUTB端允

50、许送出的最大满度电流为20mA，本设计取IOUT=10mA（对应取RSET=3.9k）。为了将输出电流转换成电压，IOUT、IOUTB端各接一个电阻。为了得到最好的SFDR性能，这两个电阻值应相等。AD9851对最大满度输出电压有一定的限制（1.5 VP-P），因而，本设计取接在IOUT、IOUTB端的电阻值为100，这样，AD9851送出的满度输出电压约为1VP-P。AD9851与单片机的接口采用了总线方式。由于AD9851的W_CLK和FQ_UD信号对应上升沿有效，因而单片机的WR和RD控制信号以及地址信号要先经过非门，然后再经与门接AD9851的W_CLK和FQ_UD端。在并行工作模式下，向AD9851写入频率/相位/控制字的方法是：把40位控制数据通过8位数据总线分5次装入，顺序为W0W1W2W3W4。设控制字已经按照从高至低的顺序存放于30H至34H中，发送控制字的程序段如下：MOV R0，#05H MOV R1，#30H MOV DPTR，#0FEFFHNEXT：MOV A，R1 MOVX DPTR，A INC R1 DJNZ R0，NEXT MOVX A，DPTR 10.3.3 典型典型DDS合成信号发生器简介合成信号发生器简介