数字电子线路基础：3第三章逻辑门电路

《数字电子线路基础：3第三章逻辑门电路》由会员分享，可在线阅读，更多相关《数字电子线路基础：3第三章逻辑门电路（77页珍藏版）》请在装配图网上搜索。

1、3 逻辑门电路3.1 MOS逻辑门电路3.2 TTL逻辑门电路*3.3 射极耦合逻辑门电路*3.4 砷化镓逻辑门电路3.5 逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题*3.7 用VerilogHDL描述逻辑门电路教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路3.1 MOS逻辑门3.1.1 数字集成电路简介3.1.2 逻辑门的一般特性3.1.3 MOS开关及其等效电路3.1.4 CMOS反相器3

2、.1.5 CMOS逻辑门电路3.1.6 CMOS漏极开路门和三态输出门电路3.1.7 CMOS传输门3.1.8 CMOS逻辑门电路的技术参数1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1 数字集成电路简介1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路 4000系列74HC 74HCT74VHC 74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC 74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能

3、力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低 74系列74LS系列74AS系列 74ALS2.TTL 集成电路:广泛应用于中大规模集成电路3.1.1 数字集成电路简介3.1.2 逻辑门电路的一般特性1.输入和输出的高、低电平 vO vI 驱动门G1 负载门G2 1 1 输出高电平的下限值 VOH(min)输入低电平的上限值 VIL(max)输入高电平的下限值 VIH(min)输出低电平的上限值 VOL(max)输出高电平+VDD VOH(min)VOL(max)0 G1门vO范围 vO 输出低电平 输入高电平VIH(min)VIL(max)+VDD 0 G2门vI

4、范围 输入低电平 vI VNH 当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)VIH(min)VNL=VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力 1 驱动门 vo 1 负载门 vI 噪声 类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间

5、是表征门电路开关速度开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间 tPHL 输出 50%90%50%10%tPLH tf tr 输入 50%50%10%90%4.功耗静态功耗：静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗静态功耗是主要的。CMOS电路的静态功耗非常低，CMO

6、S门电路有动态功耗动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。)(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。(b)带灌电流负载)(I)(IN负负载载门门驱驱动动门门ILOLOL 当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL：驱动门的输出端为低电平电流IIL：负载门

7、输入端电流之和电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积/mW-ns直流噪声容限直流噪声容限输出逻输出逻辑摆幅辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.5

8、9.015高速高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较3.1.3 MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当I VTMOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为低电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：3.1.4 CMOS 反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止导通 10

9、V10 V 10V 0V导通截止 0 VVTN=2 VVTP=2 V逻辑图AL 逻辑表达式vi(A)0vO(L)1逻辑真值表10)VVVTPTNDD(P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：2.电压传输特性和电流传输特性)v(fvIO 电压传输特性3.CMOS反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。带电容负载A BTN1 TP1 TN2 TP2L0 00 11 01 1截止 导通 截止导通 导通导通导通截止截止导通截止截止截止 截止导通导通1110与非门1.CMOS 与非门vA+VD

10、D+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2 VVTP=2 V0V10VN输入的与非门的电路?输入端增加有什么问题?3.1.5 CMOS 逻辑门或非门BAL 2.CMOS 或非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止导通截止导通 导通导通导通截止截止导通截止截止截止截止导通导通1000AB10V10VVTN=2 VVTP=2 VN输入的或非门的电路的结构?输入端增加有什么问题?3.异或门电路BA BABAXBAL BABA BA =A B4.输入保护电路和缓冲电路 基基本

11、本逻逻辑辑功功能能电电路路 基基本本逻逻辑辑功功能能电电路路 输输入入保保护护缓缓冲冲电电路路 输输出出缓缓冲冲电电路路 vi vo 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。（1）输入端保护电路:(1)0 vA VDD+vDF 二极管导通电压：vDF(3)vA vDF 当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG=VDD+vDFD2导通,D1截止vG=vDFRS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。D2-分布式二极管(iD大)VDD vI CN

12、TP Rs D2 D1 TN CP vO BABAL （2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能1.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.1.6 CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01C D RP VDD L A B&（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L

13、电路A B L&逻辑符号(b)与非逻辑不变RP VDD L A B 漏极开路门输出连接21PPL RP VDD L A B C D (a)工作时必须外接电源和电阻;(2)上拉电阻对OD门动态性能的影响RP VDD L A B C D Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。最不利的情况：只有一个 OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值 IO

14、L(max)且VO=VOL(max），RP不能太小。当VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min)IL(total)pOLDDOLIRVVI(min)(max)(max)+V DDIILRP&n&m&kIIL（total)IOL（max)当VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：IH(total)OH(total)IHDDpIIVVR(min)(max)2.三态(TSL)输出门电路1TP TN VDD L A EN&1 1

15、EN A L 1 0011截止导通111高阻 0 输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门0 13.1.7 CMOS传输门(双向模拟开关)1.CMOS传输门电路TP vI/vO TN vO/vI C C+5V 5V 电路vI/vO vO/vI C C T G 逻辑符号I/Oo/IC等效电路2、CMOS传输门电路的工作原理 设TP:|VTP|=2V，TN:VTN=2VI的变化范围为5V到+5V。5V+5V5V到+5VGSN0,TP截止TP vI/vO TN vO/vI C C+5V 5V 1）当c=0，c=1时c=0=-5V，c=1=+5V C

16、TP vO/vI vI/vO+5V 5V TN C +5V5VGSP=5V (3V+5V)=2V 10VGSN=5V (5V+3V)=(102)V b、I=3V5VGSNVTN,TN导通a、I=5V3VTN导通，TP导通GSP|VT|,TP导通C、I=3V3VIOvv 2）当c=1，c=0时传输门组成的数据选择器C=0TG1导通,TG2断开 L=XTG2导通,TG1断开 L=YC=1传输门的应用CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数参数系列系列传输延迟时间传输延

17、迟时间tpd/ns(CL=15pF)功耗功耗(mW)延时功耗积延时功耗积(pJ)4000B751(1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS逻辑门电路的技术参数CMOS门电路各系列的性能比较3.2 TTL逻辑门3.2.1 BJT的开关特性3.2.2 基本BJT反相器的动态特性3.2.3 TTL反相器的基本电路3.2.4 TTL逻辑门电路3.2.5 集电极开路门和三态门3.2.6 BiMOS门电路3.2 TTL逻辑门3.2.1 BJT的开关特性iB0，iC0，vOVCEVCC，c

18、、e极之间近似于开路,vI=0V时:iB0，iC0，vOVCE0.2V，c、e极之间近似于短路,vI=5V时:iCICSVRCCc很小，约为数百欧，相当于开关闭合可变 很大，约为数百千欧，相当于开关断开 c、e间等效内阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管压降 且不随iB增加而增加ic iBiC 0集电极电流 发射结和集电结均为正偏 发射结正偏，集电结反偏 发射结和集电结均为反偏偏置情况工作特点 iB iB0条件饱 和放 大截 止工作状态BJT的开关条件 0 iB CSI CSI2.BJT的开关时间从截止到导通开通时间ton(=td+tr)从导通到截止关闭时间tof

19、f(=ts+tf)BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。3.2.2基本BJT反相器的动态性能若带电容负载故需设计有较快开关速度的实用型TTL门电路。输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1+vI T3+vO 负载 Re2

20、1K W VCC(5V)输入级 中间级输出级 3.2.3 TTL反相器的基本电路1.电路组成输入级T1和电阻Rb1组成。用于提高电路的开关速度2.TTL反相器的工作原理（逻辑关系、性能改善）（1）当输入为低电平（I=0.2 V）mA 0251 1B1CCB1.RvVi 0 BS1 IBS1B1Ii T1 深度饱和V 3.6V 70705DBE4B4O ).(vvvv截止导通导通截止饱和低电平T4D4T3T2T1输入高电平输出T2、T3截止，T4、D导通（2）当输入为高电平（I=3.6 V）T2、T3饱和导通 T1:倒置的放大状态。T4和D截止。使输出为低电平.vO=vC3=VCES3=0.2V

21、输入输入A输出输出L0110逻辑真值表 逻辑表达式 L =A 饱和截止T4低电平截止截止饱和倒置工作高电平高电平导通导通截止饱和低电平输出D4T3T2T1输入（3）采用输入级以提高工作速度 当TTL反相器I由3.6V变0.2V的瞬间 T2、T3管的状态变化滞后于T1管，仍处于导通状态。T1管Je正偏、Jc反偏，T1工作在放大状态。T1管射极电流（1+1）iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。（4）采用推拉式输出级以提高开关速度和带负载能力当O=0.2V时当输出为低电平时，T4截止，T3饱和导通，其饱和电流全部用来驱动负载a)带负载能力当O=3.6V时

22、O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。而当O由高变低后，CL很快放电，输出波形的下降沿也很好。T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。输出端接负载电容CL时，b)输出级对提高开关速度的作用1.TTL与非门电路多发射极BJT T1e e bc eeb cA&BALB3.2.4 TTL逻辑门电路TTL与非门电路的工作原理 任一输入端为低电平时:TTL与非门各级工作状态 IT1T2T4T5 O输入全为高电输入全为高电平平(3.6V)倒置使用的放大倒置使用的放大状态状态饱和饱和截止截止饱和饱和低电平低电平（0.2V）输入有低电平

23、输入有低电平 (0.2V)深饱和深饱和截止截止放大放大截止截止高电平高电平（3.6V）当全部输入端为高电平时：输出低电平 输出高电平 2.TTL或非门 若A、B中有一个为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。BAL 逻辑表达式vOHvOL输出为低电平的逻辑门输出级的损坏3.2.5 集电极开路门和三态门电路1.集电极开路门电路 VCC(5V)Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V)Rb1 4k Rc2 1.6k R

24、c4 130 T4 A B C T1 T2 D Re2 1k T3 a）集电极开路与非门电路b）使用时的外电路连接C）逻辑功能L=A BOC门输出端连接实现线与VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B&2.三态与非门(TSL)当CS=3.6V时CS数据输入端数据输入端输出端输出端LAB10010111011100三态与非门真值表 当CS=0.2V时CS数据输入端数据输入端输出端输出端L LAB10010111011100高阻高阻高电平使能高阻状态与非逻辑

25、ZL ABLCS=0_CS=1真值表逻辑符号ABCS&L EN特点:功耗低、速度快、驱动力强3.2.6 BiCMOS门电路I为高电平:MN、M1和T2导通，MP、M2和T1截止，输出O为低电平。工作原理:M1的导通,迅速拉走T1的基区存储电荷;M2截止,MN的输出电流全部作为T2管的驱动电流,M1、M2加快输出状态的转换I为低电平:MP、M2和T1导通，MN、M1和T2截止，输出O为高电平。T2基区的存储电荷通过M2而消散。M1、M2加快输出状态的转换电路的开关速度可得到改善M1截止，MP的输出电流全部作为T1的驱动电流。3.5.1 正负逻辑问题3.5 逻辑描述中的几个问题3.5.2 基本逻辑

26、门的等效符号及其应用3.5.1 正负逻辑问题1.正负逻辑的规定 01 10正逻辑负逻辑3.5 逻辑描述中的几个问题正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _与非门A B L 0 0 1 0 1 1 1 0 1 1 1 0 某电路输入与输出电平表A B L L L H L H H H L H H H L 采用正逻辑_或非门采用负逻辑与非 或非负逻辑 正逻辑2.正负逻辑等效变换 与 或非 非3.5.2 基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号ABL LA

27、 B&B A 与非门及其等效符号 B A BAL 1 系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。BA BABAL B A LAB 1 或非门及其等效符号BAL&B A&B A B A ABBAL 1 L=AB BABAL B A 1&B A L=A+B BAABL BABAL&B A L 1&B A&B A L 1&B A&B A L&B A 逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。LA B&B A end RE&1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

28、 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制电路LREAL 0 AL1 RE逻辑门等效符号强调低电平有效L=0 RE&L G2 AL&AL G2 L RE&AL G2 L RE 如RE、AL都要求高电平有效，EN高电平有效如RE、AL都要求低电平有效，EN高电平有效如RE、AL都要求高电平有效，EN低电平有效3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题3.6.2 门电路带负载时的接口问题门电路带负载时的接口问题1)驱动器件的输出电压必须处在负载器件所要求的输入电压范驱

29、动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将在数字电路或系统的设计中，往往将TTL和和CMOS两种器件两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：，要满足驱动器件和负载器件以下两个条件：2)驱动器件必须对负载器件提供足够大的拉电流和驱动器件必须对负载器件提供

30、足够大的拉电流和灌电流灌电流（属（属于门电路的扇出数问题）；于门电路的扇出数问题）；3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题vOvI驱动门驱动门 负载门负载门1 1 VOH(min)vO VOL(max)vI VIH(min)VIL(max)负载器件所要求的输入电压负载器件所要求的输入电压VOH(min)VIH(min)VOL(max)VIL(max)灌电流灌电流IILIOLIIL拉电流拉电流IIHIOHIIH101111n个个011101n个个对负载器件提供足够大的拉电流和灌电流对负载器件提供足够大的拉电流和灌电流 IOH(max)IIH(total)IOL(max)II

31、L(total)驱动电路必须能为负载电路提供足够的驱动电流驱动电路必须能为负载电路提供足够的驱动电流 驱动电路驱动电路 负载电路负载电路1、）、）VOH(min)VIH(min)2、）、）VOL(max)VIL(max)4、）、）IOL(max)IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平驱动电路必须能为负载电路提供合乎相应标准的高、低电平 IOH(max)IIH(total)3、）、）2、CMOS门驱动门驱动TTL门门VOH（min)=4.9V VOL(max)=0.1VTTL门（门（74系列）系列）：VIH(min)=2V VIL(max)=0.8VIOH（ma

32、x)=-0.51mAIIH（max)=20 AVOH(min)VIH(min)VOL(max)VIL(max)带拉电流负载带拉电流负载输出、输入电压输出、输入电压带灌电流负载带灌电流负载?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS门门(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)IIH(total)例例 用一个用一个74HC00与非门电路驱动一个与非门电路驱动一个74系列系列TTL反反相器和六个相器和六个74LS系列逻辑门电路。试验算此时的系列逻辑门电路。试验算此时的CMOS门电路是否过载？门电路是否过载？VOH

33、（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：系列：VIH（min)=2V，VIL(max)=0.8V&111CMOS门门74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)VIH(min)VOL(max)VIL(max)总的输入电流总的输入电流IIL(total)=1.6mA+6 0.4mA=4mA灌电流情况灌电流情况 拉电流情况拉电流情况 74HC00:IOH(max)=4m

34、A74系列反相器系列反相器:IIH(max)=0.04mA74LS门：门：IIH(max)=0.02mA总的输入电流总的输入电流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00:IOL(max)=4mA74系列反相器系列反相器:IIL(max)=1.6mA74LS门：门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流驱动电路能为负载电路提供足够的驱动电流&111CMOS门门 74系列系列74LS74LS系列系列3.3.TTL门驱动门驱动CMOS门门(如如74HC）VOH(min)=2.7V VIH(min)为为3.5VTTL（74LS ）：C

35、MOS（7474HC）：式式2、3、4、都能满足，但式、都能满足，但式1 1 VOH(min)VIH(min)不满足不满足（IO：TTL输出级输出级T3截止管的漏电流）截止管的漏电流）IHOOHn(IIRVVPDD 1.用门电路直接驱动显示器件用门电路直接驱动显示器件3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路LED R vI 1 DFOHIVVR DOLFCCIVVVR 门电路的输入为低电平，输出为高电平时，门电路的输入为低电平，输出为高电平时，LED发光发光当输入信号为高电平，输出为低电平时当输入信号为高电平，输出为低电平时,LED发光发光VCC LED R vI 1 解：

36、解：LED正常发光需要几正常发光需要几mA的电流，并且导通时的压降的电流，并且导通时的压降VF为为1.6V。根据附录。根据附录A查得，当查得，当VCC=5V时，时，VOL=0.1V，IOL(max)=4mA，因此因此ID取值不能超过取值不能超过4mA。限流电阻的最小值为。限流电阻的最小值为825mA4V10615 ).(R例例3.6.2 试用试用74HC04六个六个CMOS反相器中的一个作为接口反相器中的一个作为接口电路，使门电路的输入为高电平时，电路，使门电路的输入为高电平时，LED导通发光。导通发光。2.2.机电性负载接口机电性负载接口继电器继电器 限流电阻限流电阻 vI 1 1 用各种数

37、字电路来控制机电性系统的功能用各种数字电路来控制机电性系统的功能,而机电系统所需而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。要实现电平转移。如果负载所需的电流不特别大，可以将两个反相器并联如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。大负载电流的两倍。如果负载所需的电流比较大，则需要在数字电路的输出如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。端与负载之间接入一个功率驱动器件。