微处理器系统结构与嵌入式系统设计：第4章 总线技术与总线标准

《微处理器系统结构与嵌入式系统设计：第4章 总线技术与总线标准》由会员分享，可在线阅读，更多相关《微处理器系统结构与嵌入式系统设计：第4章 总线技术与总线标准（74页珍藏版）》请在装配图网上搜索。

1、总线技术与总线标准24.1 总线技术总线是计算机系统中的总线是计算机系统中的信息传输通道信息传输通道，由系统中，由系统中各个部各个部件所共享件所共享。总线的特点在于总线的特点在于公用性，公用性，总线由多条通信线总线由多条通信线路（线缆）组成路（线缆）组成计算机系统通常包含计算机系统通常包含不同种类的总线不同种类的总线，在不同层次上为，在不同层次上为计算机组件之间提供通信通路计算机组件之间提供通信通路采用总线的原因采用总线的原因:非总线结构的非总线结构的N个设备的互联线组数为个设备的互联线组数为N*(N-1)/2 非总线结构的非总线结构的M发发N收设备间的互联线组数为收设备间的互联线组数为M*N

2、采用总线的优势采用总线的优势 减少部件间连线的数量减少部件间连线的数量 扩展性好，便于构建系统扩展性好，便于构建系统 便于产品更新换代便于产品更新换代3总线基本模型总线基本模型MPURAMROMI/O接口外设ABDBCB4总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数

3、据总线并行总线并行总线串行总线串行总线按按数据传送数据传送格式格式按按时序控制时序控制方式方式(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步5计算机系统的四层总线结构外部总线、外部总线、(系统系统)外总线外总线如并口、串口如并口、串口系统总线、系统总线、(系统系统)内总线内总线如如ISAISA、PCIPCI片片(间间)总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系

4、 统统67微机系统中的内总线（插板级总线）8微机系统中的外总线（通信总线）9总线的组织形式总线的组织形式组织形式：单总线、双总线，多级总线组织形式：单总线、双总线，多级总线单总线单总线 特征：存储器和特征：存储器和I/O分时使用分时使用同一总线同一总线 优点：结构简单，成本低廉，易于扩充优点：结构简单，成本低廉，易于扩充 缺点：带宽有限，传输率不高（可能造成物理长缺点：带宽有限，传输率不高（可能造成物理长度过长）度过长）10同步时钟地址信号数据信号控制信号MPURAMROMI/O接口接口外设外设ABDBCB11双总线双总线特征：存储总线特征：存储总线+I/O总线总线优点：提高了优点：提高了总线

5、带宽和数据传输速率总线带宽和数据传输速率，克服单总，克服单总线共享的限制，以及存储线共享的限制，以及存储/IO访问速度不一致而对访问速度不一致而对总线的要求也不同的矛盾总线的要求也不同的矛盾缺点：缺点：CPU繁忙繁忙12多级总线多级总线特征：高速外设和低速外设分开使用不同的总线特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输优点：高效，进一步提高系统的传输带宽和数据传输速率速率缺点：复杂缺点：复杂13微机的典型多级总线结构微机的典型多级总线结构存储存储总线总线高速高速IO总线总线低速低速IO总线总线1415总线分类总线分类按按所处位置所处位置(数据传送范

6、围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步16三总线MPURAMROMI/O接口接口外设外设ABDBCB哈佛体系结构哈佛体系结构DSP程序程序数据数据I/O接口接口外设外设程序地址程序地址数据读地址数据读地址数据写地址数据写地址程序读总线程序读总线数

7、据读总线数据读总线程序程序/数据写数据写数据数据程序程序冯冯诺依曼诺依曼体系结构体系结构17典型的控制信号典型的控制信号总线的控制信号总线的控制信号 存储器写信号存储器写信号 存储器读信号存储器读信号 I/O写信号写信号 I/O读信号读信号 总线请求信号总线请求信号 总线授予信号总线授予信号 中断请求信号中断请求信号 中断应答信号中断应答信号 时钟信号时钟信号 复位信号复位信号18总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通

8、信总线）（通信总线）地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步19总线的性能指标总线的性能指标 总线时钟频率：总线上的时钟信号频率总线时钟频率：总线上的时钟信号频率总线宽度：数据线、地址线宽度总线宽度：数据线、地址线宽度总线速率：总线每秒所能传输数据的最大次数。总线速率：总线每秒所能传输数据的最大次数。总线速率总线速率=总线时钟频率总线时钟频率/总线周期数总线周期数 总线周期数：总线传送一次数据所需的时钟周期数总线周期数：总线传送一次

9、数据所需的时钟周期数 有些几个周期才能传输有些几个周期才能传输1 1个数据个数据总线带宽：总线每秒传输的字节数总线带宽：总线每秒传输的字节数同步方式同步方式总线负载能力总线负载能力20总线宽度总线宽度总线宽度：笼统地说，就是总线所设置的通信线路（线总线宽度：笼统地说，就是总线所设置的通信线路（线缆）的数目。具体地说，就是总线内设置用于传送数据缆）的数目。具体地说，就是总线内设置用于传送数据的信号线的数目为数据总线宽度，用于传输地址的信号的信号线的数目为数据总线宽度，用于传输地址的信号线的数目为地址总线宽度，如线的数目为地址总线宽度，如8位、位、16位、位、32位、位、64位位等等数据总线宽度在

10、很大程度上决定了计算机总线的性能数据总线宽度在很大程度上决定了计算机总线的性能地址总线的宽度则决定了系统的寻址能力地址总线的宽度则决定了系统的寻址能力21总线带宽总线带宽总线带宽总线带宽(bus band width)表示单位时间内总线能传表示单位时间内总线能传送的最大数据量（送的最大数据量（bps/Bps）用用“总线速率总线速率总线位宽总线位宽/8=时钟频率时钟频率总线位宽总线位宽/(8总线周期数总线周期数)”表示表示总线位宽：数据信号线的数目，同一时刻传总线位宽：数据信号线的数目，同一时刻传输的数据位数输的数据位数 总线复用；成本、串扰；总线复用；成本、串扰；时钟频率时钟频率 总线偏离（总

11、线偏离（skewskew）、兼容性）、兼容性22例例PCI总线的频率为总线的频率为33.3MHz，位宽为，位宽为32位或位或64位，总位，总线周期数为线周期数为1 则则PCI总线的带宽为：总线的带宽为：33.332/8=133MB/s 或或33.364/8=266MB/sCPU的前端总线的前端总线(FSB)频率为频率为400MHz，总线周期数为，总线周期数为1/2(即即1个时钟周期传送个时钟周期传送2次数据次数据)，位宽为，位宽为64bit 则则FSB的带宽为的带宽为400/(1/2)(64/8)=12.8GB/s234.1.2 总线仲裁总线仲裁MPURAMROMI/O接口外设ABDBCB24

12、总线主控制器的作用总线主控制器的作用总线系统的总线系统的资源资源分配与管理分配与管理提供总线提供总线定时定时信号脉冲信号脉冲负责总线使用权的负责总线使用权的仲裁仲裁不同总线协议的不同总线协议的转换转换和不同总线间和不同总线间数据传输的数据传输的缓冲缓冲254.1.2 总线仲裁总线仲裁总线仲裁总线仲裁(arbitration)也称为总线判决，根据连接到总线上的也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，同的使用总线的优先级，当有多个模块同时请求使

13、用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权其目的是合理地控制和管理系统中其目的是合理地控制和管理系统中多个主设备的总线请求多个主设备的总线请求，以，以避免总线冲突避免总线冲突分布式分布式(对等式对等式)仲裁仲裁 控制逻辑分散在连接于总线上的各个部件或设备中控制逻辑分散在连接于总线上的各个部件或设备中 协议复杂且昂贵，效率高协议复杂且昂贵，效率高集中式集中式(主从式主从式)仲裁仲裁 采用专门的控制器或仲裁器采用专门的控制器或仲裁器 总线控制器或仲裁器可以是独立的模块或集成在总线控制器或仲裁器可以是独立的模块或集成在CPU

14、中中 协议简单而有效，但总体系统性能较低协议简单而有效，但总体系统性能较低26菊花链（串行）总线仲裁菊花链（串行）总线仲裁特点：各主控模块共用特点：各主控模块共用请求信号线和忙信号线请求信号线和忙信号线，其优先级别由其，其优先级别由其在链式允许信号线上的位置决定；在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目缺点：主控模块数目较多较多时，总线请求响应的时，总线请求响应的速度较慢速度较慢；主控主控模块模块1主控主控 模块模块2主控主控模块模块N允许允许BG请求请求BR忙忙BB总线总线仲裁仲裁器器27并行仲裁并行仲裁各主控器有各

15、主控器有独立的总线请求独立的总线请求BR、总线允许、总线允许BG，互不影响，互不影响总线仲裁器总线仲裁器直接识别直接识别所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备Ci发发BGi特点：各主控模块有独立的请求信号线和允许信号线，其优特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；先级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；总线仲裁器总线仲裁器C1C2Cn总线总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）（总线时钟）28串并行二维仲裁串并行二维仲裁从

16、下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总总线线仲仲裁裁器器主模块主模块4到下一设备综合了前两种仲裁方式的优点和缺点综合了前两种仲裁方式的优点和缺点29分布式总线仲裁方式分布式总线仲裁方式总线上各个设备都有总线仲裁模块总线上各个设备都有总线仲裁模块当任何一个设备申请总线，置当任何一个设备申请总线，置“总线忙总线忙”状态，以阻状态，以阻止其他设备同时请求止其他设备同时请求IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线304.1.3 总线操作与时序总线操作与时序总线操作总线

17、操作：计算机系统中，通过总线进行信息交换的：计算机系统中，通过总线进行信息交换的过程称为总线操作过程称为总线操作总线周期总线周期：总线设备完成一次完整信息交换的时间：总线设备完成一次完整信息交换的时间 读读/写存储器周期写存储器周期 读读/写写IO口周期口周期 DMA周期周期 中断周期中断周期单个主控制器单个主控制器系统，则只需要系统，则只需要寻址寻址和和传数传数两个阶段两个阶段多主控制器多主控制器系统，总线操作周期一般分为系统，总线操作周期一般分为四个阶段四个阶段 总线请求及仲裁阶段总线请求及仲裁阶段、寻址阶段、传数阶段和、寻址阶段、传数阶段和结束阶段结束阶段31总线时序总线时序总线时序总线

18、时序是指总线事件的协调方式，以实是指总线事件的协调方式，以实现可靠的寻址和数据传送现可靠的寻址和数据传送总线时序类型总线时序类型同步同步：所有设备都采用一个统一的时钟：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系信号来协调收发双方的定时关系异步异步：依靠传送双方互相制约的握手：依靠传送双方互相制约的握手(handshake)信号来实现定时控制信号来实现定时控制半同步半同步：具有同步总线的高速度和异步：具有同步总线的高速度和异步总线的适应性总线的适应性32总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线

19、、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步33同步并行总线时序同步并行总线时序特点特点 系统使用系统使用同一时钟信号同一时钟信号控制各模块完成数据传输控制各模块完成数据传输 一般一般一次读写操作可在一个时钟周期内完成，时钟前、一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束后沿分别指明总线操作周期的

20、开始和结束 地址、数据及读地址、数据及读/写等控制信号可在时钟沿处改变写等控制信号可在时钟沿处改变优点：优点：电路设计简单，总线带宽大，数据传输速率快电路设计简单，总线带宽大，数据传输速率快缺点：缺点：时钟以最慢速设备为准，高速设备性能将受到时钟以最慢速设备为准，高速设备性能将受到影响影响同步时钟地址信号数据信号控制信号延时延时34异步并行总线时序异步并行总线时序特点：系统中可以特点：系统中可以没有统一的时钟源没有统一的时钟源，模块之间依靠，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动各种联络（握手）信号进行通信，以确定下一步的动作作优点：优点：全互锁方式可靠性高，适应性强全互锁

21、方式可靠性高，适应性强缺点：缺点：控制复杂，交互的联络过程会影响系统工作速控制复杂，交互的联络过程会影响系统工作速度度地址信号地址信号数据信号数据信号主设备主设备联络信号联络信号从设备从设备联络信号联络信号 准备好接收准备好接收（M发送地址信号）发送地址信号）已收到数据已收到数据（M撤销地址信号）撤销地址信号）完成一次传送完成一次传送（S撤销数据信号）撤销数据信号）已送出数据已送出数据（S发送数据信号）发送数据信号）35半同步并行总线时序半同步并行总线时序特点：同时使用主模块的特点：同时使用主模块的时钟信号和从模块的和从模块的联络信号优点：优点：兼有同步总线的速度和异步总线的可靠性与适应性兼有

22、同步总线的速度和异步总线的可靠性与适应性 总线周期 T1 T2 T3TW T4 CLK M/IO 0读 I/O,1读存储器 A19/S6A16/S3 BHE/S7 ALE READY AD15AD0 RD DT/R DEN 地址输出 浮空 数据输入 采样 BHE，A19A16 S7S3 Ready信号可作信号可作为慢速设为慢速设备的异步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号364.2 总线标准总线标准总线标准又称总线协议包括：总线标准又称总线协议包括：物理特性物理特性功能特性功能特性电气特性电气特性时间特性时间特性37微机系统中的内总线（插板

23、级总线）384.2.1 片内总线片内总线片内总线特点片内总线特点 简单高效简单高效 结构简单：占用较少的逻辑单元结构简单：占用较少的逻辑单元 时序简单：提供较高的速度时序简单：提供较高的速度 接口简单：降低接口简单：降低IP核连接的复杂性核连接的复杂性 灵活，具有可复用性灵活，具有可复用性 地址地址/数据宽度数据宽度可变、可变、互联结构互联结构可变、可变、仲裁机制仲裁机制可变可变 功耗低功耗低 信号尽量不变、信号尽量不变、单向信号线单向信号线功耗低、时序简单功耗低、时序简单片内总线标准片内总线标准 ARM的的AMBA、IBM的的CoreConnect Silicore的的Wishbone、Al

24、tera的的Avalon39ARM的的AMBA:Advanced Microcontroller Bus Architecture先进先进高性能总线高性能总线AHB（Advanced High-performance Bus）适用于高性能和高吞吐设备之间的连接，如适用于高性能和高吞吐设备之间的连接，如CPU、片上存片上存储器、储器、DMA设备、设备、DSP等等先进先进系统总线系统总线ASB（Advanced System Bus）适用于高性能系统模块。与适用于高性能系统模块。与AHB的主要不同是读写数据采的主要不同是读写数据采用了一条用了一条双向数据总线双向数据总线先进先进外设总线外设总线AP

25、B（Advanced Peripheral Bus）适用于低功耗外部设备，经优化减少了功耗和接口复杂度适用于低功耗外部设备，经优化减少了功耗和接口复杂度 适合较复杂的应用，需要遵守较简单的操作协议；拥有众适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持多的第三方支持40AMBA总线总线41AMBA2.0总线结构图总线结构图高性能高性能ARM核核高性能片上高性能片上RAM高性能高性能DMAC核核高带宽片外存储器高带宽片外存储器接口接口桥桥键盘键盘UARTTimerPIOAHB or ASBAPBAPB桥桥 选选择择信信号号系统总线系统总线从模块接口从模块接口APB桥是在桥是在AM

26、BA APB上唯一的总上唯一的总线主模块。线主模块。另外，另外，APB桥也是在更桥也是在更高层次系统高层次系统总线上的一总线上的一个从模块。个从模块。桥单元把系桥单元把系统总线传输统总线传输转化为转化为APB总线传输总线传输。APB总线总线 APB主要主要用于低带用于低带宽的周边宽的周边外设之间外设之间的连接的连接 APB从单元的接口信号从单元的接口信号 在在APB里面唯一的主模块就是与里面唯一的主模块就是与AHB总线相接的总线相接的APB 桥。桥。APB传输传输 APB上的状态图上的状态图 APB写传输时序图写传输时序图 46APB读传输时序图读传输时序图 A R M 处 理处 理器核器核宽

27、带片上宽带片上RAMD M A 控 制控 制器器宽带外部宽带外部RAM接口接口桥桥UART PIO定时定时器器键盘控键盘控制器制器AHB或或ASB总线总线APB总线总线AHB的特性的特性：单个时钟边沿操作；单个时钟边沿操作；非三态的实现方式；非三态的实现方式；支持突发传输；支持突发传输；支持分段传输；支持分段传输；支持多个主控制器（最多支持多个主控制器（最多16个模块）；个模块）；可配置可配置32位位128位总线宽度；位总线宽度；支持字节、半字和字的传输。支持字节、半字和字的传输。典型的典型的AMBA构架构架48AHB总线的接口信号总线的接口信号 AHB 系统由主模块系统由主模块(Master

28、)、从模块、从模块(Slave)和基础结构和基础结构(Infrastructure)3部分组成，整个部分组成，整个AHB总线上的传输都总线上的传输都是由主模块发出，由从模块负责回应。基础结构则由仲裁是由主模块发出，由从模块负责回应。基础结构则由仲裁器器(arbiter)、主模块到从模块的多路器、从模块到主模块、主模块到从模块的多路器、从模块到主模块的多路器的多路器、译码器、虚拟从模块、虚拟主模块等组成。、译码器、虚拟从模块、虚拟主模块等组成。AHB总线的接口信号总线的接口信号 时钟信号时钟信号仲裁信号仲裁信号地址信号地址信号控制信号控制信号写数据写数据读数据读数据响应信号响应信号 除了时钟与仲

29、裁信号之外，其余的信号皆通过多路器传送。除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。AHB总线的互连总线的互连 50AHB基本传输过程基本传输过程 51AHB总线流水操作总线流水操作 52总线设计要素总线设计要素信号线类型信号线类型 专用信号线专用信号线 复用信号线复用信号线总线仲裁方法总线仲裁方法 集中仲裁集中仲裁 分布仲裁分布仲裁总线定时方法总线定时方法 同步同步 异步异步总线宽度总线宽度 地址总线宽度地址总线宽度 数据总线宽度数据总线宽度数据传输类型数据传输类型 读读/写写/读读-修改修改-写写/写后读写后读/块传输（联系传输）块传输（联系传输）534.2.2 PCI总线总线Pe

30、ripheral Component Interconnect，外部设备互连，外部设备互连总线，在总线，在CPU与外设之间提供了一条独立的数据通道，与外设之间提供了一条独立的数据通道，使得每种设备都能直接与使得每种设备都能直接与CPU联系，支持即插即用联系，支持即插即用PCI总线信号总线信号 必备的必备的PCI总线信号包括地址信号、数据信号、接总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号口控制信号、错误报告信号、仲裁信号和系统信号 可选的可选的PCI总线信号包括总线信号包括64位总线扩展信号、接口位总线扩展信号、接口控制信号、中断信号、控制信号、中断信号、Ca

31、che支持信号和边界扫描支持信号和边界扫描信号信号54PCI总线架构总线架构PCI总线是多层次总线总线是多层次总线55PCI总线插座示意图总线插座示意图根据电源电压和位数不同分为根据电源电压和位数不同分为4种种长插槽长插槽188针，短插槽针，短插槽124针针56PCI插槽实物照片插槽实物照片57PCI总线信号总线信号58必备的必备的PCI总线信号总线信号地址和数据信号地址和数据信号 AD31:0，双向三态，双向三态 C/BE3:0，双向三态，低有效，双向三态，低有效 PAR，奇偶校验信号，双向三态，奇偶校验信号，双向三态接口控制信号接口控制信号 FRAME，帧周期信号，低电平有效，帧周期信号，

32、低电平有效 IRDY，主设备准备好信号，低电平有效，主设备准备好信号，低电平有效 TRDY，从设备准备好信号，低电平有效，从设备准备好信号，低电平有效 STOP，从设备要求主设备停止当前数据传输，低电平有效，从设备要求主设备停止当前数据传输，低电平有效 IDSEL，初始化设备选择，输入，初始化设备选择，输入 DEVSEL，设备选择信号，低电平有效，设备选择信号，低电平有效59必备的必备的PCI总线信号（续）总线信号（续）错误报告信号错误报告信号 PERR，报告数据奇偶检验错，低电平有效，报告数据奇偶检验错，低电平有效 SERR，系统出错信号，低电平有效，系统出错信号，低电平有效仲裁信号仲裁信号

33、 REQ，总线占用请求信号，双向三态，低有效，总线占用请求信号，双向三态，低有效 GNT，总线占用允许信号，双向单台，低有效，总线占用允许信号，双向单台，低有效系统信号系统信号 CLK：时钟，输入：时钟，输入 RST，复位，输入，复位，输入60可选的可选的PCI总线信号总线信号64位总线扩展信号位总线扩展信号 AD64:32，双向三态，双向三态 C/BE7:4，双向三态，低电平有效，双向三态，低电平有效 REQ64，64传输请求，低电平有效传输请求，低电平有效 ACK64，表示从设备将用，表示从设备将用64位传输，低电平有效位传输，低电平有效 PAR64，奇偶双字节校验，双向三态，低电平有效，

34、奇偶双字节校验，双向三态，低电平有效接口控制信号接口控制信号 LOCK，锁定信号，低电平有效，锁定信号，低电平有效中断信号中断信号 INTA/INTB/INTC/INTD，中断信号，低电平有效，漏，中断信号，低电平有效，漏极开路极开路61可选的可选的PCI总线信号（续）总线信号（续）Cache支持信号支持信号 SBO，试探返回信号，低电平有效，输入或输出，试探返回信号，低电平有效，输入或输出 SDONE，表示命中一个缓冲行，输入或输出。有效时，表，表示命中一个缓冲行，输入或输出。有效时，表明探测完成，无效时，表明探测结果仍未确定明探测完成，无效时，表明探测结果仍未确定边界扫描信号边界扫描信号

35、TDI，数据输入，数据输入 TDO，数据输出，数据输出 TCK，时钟，时钟 TMS，模式选择，模式选择 TRST，复位，复位62PCI总线读时序总线读时序突发读时序，可连续多字节操作突发读时序，可连续多字节操作 CLK FRAME AD ADDRESS DATA-1 DATA-2 DATA-3 Byte Enable BUSCMD C/BE IRDY IRDY DEVEL 地址期 数据期 数据期 数据期 1 2 3 4 5 6 7 8 T634.2.3 串行通信总线串行通信总线串行总线上的信息则按位传输，通常只需串行总线上的信息则按位传输，通常只需1根或根或2根数据线，根数据线，没有地址总线、

36、控制总线没有地址总线、控制总线采用差分信号采用差分信号(differential signal)传输技术传输技术具有低功耗、低误码率、低串扰和低辐射等优点具有低功耗、低误码率、低串扰和低辐射等优点高速串行总线的三大特征高速串行总线的三大特征 差分信号传输差分信号传输 以数据包形式传送信息以数据包形式传送信息(地址、数据、命令地址、数据、命令)点对点通信点对点通信串行通信的通信方式、距离、速率、差错控制、传输方式串行通信的通信方式、距离、速率、差错控制、传输方式COMCOM口口 RS-232RS-232、RS-485RS-485串行通信接口串行通信接口USBUSB接口接口SPI/QSPISPI/

37、QSPI串行扩展接口串行扩展接口I I2 2C CMicrowireMicrowire64串行数据的通信方式串行数据的通信方式单工单工半双工半双工全双工全双工65串行通信传输速率串行通信传输速率比特率比特率(bps)：系统单位时间内传送系统单位时间内传送有效二进有效二进制数制数据的位数据的位数波特率：波特率：通信线路上基本电信号通信线路上基本电信号状态的变化频状态的变化频率率基波传送方式：比特率波特率基波传送方式：比特率波特率载波传送方式：比特率波特率载波传送方式：比特率波特率n110、300、600、1200、2400、4800、9600、1520066串行通信的差错控制串行通信的差错控制差

38、错控制方式差错控制方式 检错重发检错重发ARQ(Automatic Repeat Request)：接：接收端检错并要求重发，要反馈，通信效率低，差错收端检错并要求重发，要反馈，通信效率低，差错控制简单控制简单 前向纠错前向纠错FEC(Forward Error Correction)：接收：接收端纠正错误，差错控制电路复杂端纠正错误，差错控制电路复杂 混合纠错混合纠错HEC(Hybrid Error Correction)：综合：综合前前2者，误码率低者，误码率低检错：检错：如何发现传输中的错误，奇偶校验如何发现传输中的错误，奇偶校验纠错：纠错：发现错误后发现错误后,如何消除和纠正错误，如何

39、消除和纠正错误，CRC67传输方式传输方式同步串行：收发双方需要使用（传送）同步串行：收发双方需要使用（传送）同一时钟信号同一时钟信号异步串行：双方时钟异步串行：双方时钟不要求严格同步不要求严格同步 发发送送方方在在时时钟钟信信号号的的下下降降沿沿发发送送字字节节 接接收收方方在在时时钟钟信信号号的的上上升升沿沿接接收收字字节节 0 1 1 0 0 0 0 1 位 时时钟钟 数数据据(6 61 1H H)位 同步串行同步串行同步方式：传输信息的同步方式：传输信息的字节与字节字节与字节之间、之间、位与位位与位之间均与时之间均与时钟严格同步钟严格同步通常以数据块为通常以数据块为基本单位基本单位进行

40、传送进行传送68串行同步串行同步同步字符或同步标志或采用硬件同步信号同步字符或同步标志或采用硬件同步信号确定传送的起始确定传送的起始位位置，然后传送准备好的置，然后传送准备好的信息数据信息数据，最后发送，最后发送CRC校验字符校验字符同步串行数据传输格式同步串行数据传输格式69串行通信串行通信IIC串行数据线串行数据线SDA、串行时钟线、串行时钟线SCLSDASCL微控制器微控制器ALCDADCRAM微控制器微控制器B70异步串行通信异步串行通信以以帧为基本单位帧为基本单位帧间异步帧间异步，无需使用（传送）同一时钟源，收发双方，无需使用（传送）同一时钟源，收发双方的时钟在误差范围内的时钟在误差

41、范围内帧内帧内各位按固定时序和顺序传送各位按固定时序和顺序传送71异步串行通信接收判决异步串行通信接收判决收发双方的本地时钟波特率因子收发双方的本地时钟波特率因子n波特率波特率Tn16时起始位起始位数据位数据位b0接收方检测接收方检测到低电平到低电平连续检测到连续检测到8 8次次低电平后确认低电平后确认收到起始位收到起始位收到起始位后每隔收到起始位后每隔1616个时钟个时钟脉冲脉冲T T对数据线采样对数据线采样1 1次，以次，以确保可以在稳定状态接收到确保可以在稳定状态接收到该该bitbit数据数据8T16T16T接收到接收到的信号的信号本地本地时钟时钟72异步通信数据帧结构异步通信数据帧结构

42、1位起始位，再从最低位（位起始位，再从最低位（b0）开始传送）开始传送7位信息位，位信息位，然后是然后是1位奇偶校验位，最后是位奇偶校验位，最后是1位（或位（或1.5位、位、2位）位）停止位停止位 空闲位 第n个字符 第 n+1 个字符 起始 奇偶 校验 停止 起始 1 1 1 0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 0 1 1 1 1 b0 b1 b2 b3 b4 b5 b6 起始位D0D1D2D3D4D5D6校验位停止位1 0 1 0 1 0 0 1 1 0偶校验、一位停止位偶校验、一位停止位时传送数据时传送数据6565H H时的时的波形波形73常见总线列表常见总线列表74作业作业2，4，5，9，10，12，15.