模块八检测题(答案)

《模块八检测题(答案)》由会员分享，可在线阅读，更多相关《模块八检测题(答案)（9页珍藏版）》请在装配图网上搜索。

1、模块八 检测题答案（一）填空题：1. 触发器的逻辑功能通常可用、和等多种方法进行描述。（功能真值表，逻辑函数式，状态转换图，时序波形图 ）2. 组合逻辑电路的基本单元是，时序逻辑电路的基本单元是。（门电路，触发器 ）3. 触发器具有“空翻”现象，且属于触发方式的触发器；为抑制“空翻”，人们研制出了触发方式的JK触发器和D触发器。（钟控RS，电平，边沿）4. JK触发器具有、和四种功能。欲使JK触发器实现Qn+1= Qn的功能，则输入端J应接，K应接。（置 0 ，置 1 ，保持，翻转 ，1 ，1 ）5. 同步RS触发器的状态变化是在时钟脉冲 期间发生的，主从RS触发器的状态转变是在时钟脉冲发生的

2、。（CP=1, 下降沿）6. 时序逻辑电路按各位触发器接受信号的不同，可分为 步时序逻辑电路和 步时序逻辑电路两大类。在步时序逻辑电路中，各位触发器无统一的信号，输出状态的变化通常不是发生的。（时钟脉冲控制,同,异,异,时钟脉冲控制,同一时刻）7. 分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的_方程、方程和方程，若所分析电路属于步时序逻辑电路，则还要写出各位触发器的方程。（驱动,输出,次态,异,时钟脉冲）8. 寄存器可分为寄存器和寄存器，集成74LS194属于 移位寄存器。用四位移位寄存器构成环行计数器时，有效状态共有个；若构成扭环计数器时，其有效状态是个。（数码，移位，双向，

3、4 ，8）9. 74LS194是典型的四位型集成双向移位寄存器芯片，具有、并行输入、和等功能。（TTL，左移和右移，保持数据，清除数据）10. 逻辑图输入端子有圆圈的表示触发，输出端子有圆圈的表示;不带三角符号的表示方式，带三角符号的表示方式；带三角符号及圆圈的表示触发，有三角符号不带圆圈的表示触发。（低电平，“非”，电位触发，边沿触发方式，下降沿，上升沿）（二）判断题（错）1.基本的RS触发器具有“空翻”现象。（错）2.钟控的RS触发器的约束条件是：R+S=O。（对）3.主从型JK触发器的从触发器开启时刻在CP下降沿到来时。 （ 错 ）4.触发器和逻辑门一样，输出取决于输入现态。（对）5.D

4、触发器的输出总是跟随其输入的变化而变化。（ 错 ）6.凡采用电位触发方式的触发器，都存在“空翻”现象。（ 对 ）7.集成计数器通常都具有自启动能力。（ 对 ） 8.使用3个触发器构成的计数器最多有8个有效状态。（错）9.同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。（ 对 ）10.利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （ 对 ）11.555定时器可以组成产生脉冲和对信号整形的各种单元电路。（ 错 ）12.逻辑图中带三角符号的表示电位触发方式。（三）选择题1. 仅具有置“0”和置“1”功能的触发器是（ C ）。A、基本RS触发器 B、钟控RS触发器 C、D触发器D、JK触

5、发器2. 由与非门组成的基本RS触发器不允许输入的变量组合SR为（A ）。A、00B、01C、10D、113 .钟控RS触发器的特征方程是（D ）。A、Qn+1= R + QnB、Qn+1 = S + QnC、Qn+1= R + SQnD、Q n +1= S + R Q n4仅具有保持和翻转功能的触发器是（ B ）。A、JK触发器 B、T触发器 C、D触发器 D、T /触发器5触发器由门电路构成，但它不同门电路功能，主要特点是（ C ）A、具有翻转功能B、具有保持功能C、具有记忆功能6. TTL集成触发器直接置0端RD和直接置1端SD在触发器正常工作时应（ C ）A、RD =1, SD =0

6、B、RD =0, SD =1 C、保持高电平 “1” D、保持低电平“0”7. 按触发器触发方式的不同,双稳态触发器可分为（ C ）A、高电平触发和低电平触发R上升沿触发和下降沿触发C、电平触发或边沿触发D输入触发或时钟触发8. 为避免“空翻”现象,应采用（ B ）方式的触发器。A、主从触发B、边沿触发C、电平触发 D、上述均包括9. 为防止“空翻”,应采用（ C ）结构的触发器。A、TTLB、MOSC、主从或维持阻塞10. 描述时序逻辑电路功能的两个必不可少的重要方程式是（ B ）。A、次态方程和输出方程B、次态方程和驱动方程C、驱动方程和时钟方程D、驱动方程和输出方程11. 四位移位寄存器

7、构成的扭环形计数器是（ B ）计数器。A、模 4B、模 8C、模 1612. 能用于脉冲整形的电路是（ C ）。A、双稳态触发器 B、单稳态触发器C、施密特触发器（四）简述题1. 触发器和门电路有何联系和区别？在输出形式上有何不同？分别为哪种 电路的基本单元？答：门电路的输出仅取决于其输入,触发器的输出不仅与输入现态有关,而 且还与原来输出状态有关,即具有记忆性。门电路的输出只有一个,触发器的输 出是互非的两种状态。时序逻辑电路的基本单元是触发器，组合逻辑电路的基本 单元是门电路。2何谓“空翻”现象？抑制“空翻”可采取什么措施？答：所谓“空翻”，是指触发器在一个CP脉冲为I期间输出状态发生多次

8、 变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。3触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？答：触发器常见的电路结构形式有两个与非门或两个或非门构成的基本RS 触发器、由基本RS触发器和导引门构成的钟控RS触发器、主从型JK触发器以 及维护阻塞D触发器等。基本RS触发器的输出随着输入的变化而变化，电平触 发；钟控RS触发器是在CP= 1期间输出随输入的变化而变化；主从型JK触发器 在时钟脉冲下降沿到来时触发；维持阻塞D触发器是在时钟脉冲上升沿到来时刻 触发。4试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。答：钟控RS触发器的特征方程：Qn+1

9、= S + RQn （ CP = 1），SR=0 （约束条 件）；JK触发器的特征方程：Qn+1 = jQ + KQn ； D触发器的特征方程：Qn+1=Dn。5说明同步时序逻辑电路和异步时序逻辑电路有何不同？答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时 序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态发生变化的时间通常 也不相同。6试述时序逻辑电路的分析步骤。答：时序逻辑电路的一般分析步骤通常为：确定时序逻辑电路的类型。 根据已知时序逻辑电路，分别写出相应的驱动方程、次态方程、输出方程，当所 分析电路属于异步时序逻辑电路，还需要写出各位触发器的时钟方程。根据次 态方程

10、、时钟方程或输出方程，填写状态转换真值表或状态转换图。根据分析 结果和转换真值表，得出时序逻辑电路的逻辑功能。7何谓计数器的自启动能力？答：所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在 开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体 使无效状态码不再出现的能力。8施密特触发器具有什么显著特征？主要应用有哪些？答：施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲 线不是单值的，具有回差特性；二是电路状态转换时，输出电压具有陡峭的跳变 沿。利用施密特触发器的上述两个特点，可对电路中的输入电信号进行波形整形、 波形变换、幅度鉴别及脉冲展宽等。（五）

11、分析计算题1.已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如题（五）1图所示，试根据它们的波形画出相应输出端Q的波形。题（五）1图 检测题（五）1波形图2. 电路及时钟脉冲、输入端D的波形如题（五）2图所示，设起始状态为000”。试画出各触发器的输出时序图，并说明电路的功能。Q3解：分析：（1）电路为同步的米莱型时序逻辑电路；（2）各触发器的驱动方程：J=D1各触发器的次态方程：Qn+1 = Dn1K= D J=QnJ=Q n31q2q2+1Qn+i3）根据上述方程，写出相应的逻辑功能真值表：CPDQ n Q n Q nQ r+1 Qn+1 Qn+1123123100 0 00

12、0 0210 0 01 0 0301 0 00 1 0400 1 00 0 1500 0 10 0 0从功能真值表中可看出，该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。3. 对题（五）3图所示时序逻辑电路进行分析，写出其功能真值表题（五）3图 检测题（五）3逻辑图分析：此电路各位触发器的CP脉冲不同，因此是异步时序逻辑电路，因为没有其它输入，因此判断为莫尔型异步时序逻辑电路。（1）各位触发器的驱动方程：J i = Q 3 Ki = 1 J 2 = 12）各位触发器的次态方程：Q3 n+1 = Q1Q2 Q 3Qn+i = Q QQ n+i = Q1 3 1 2 2（3）各位触发器的时钟

13、方程1213（4）根据上面各方程列出逻辑电路的状态转换真值表CP1CP2CP3Q n Q n Q n321Q n+1 Qr+1 Qr+13211 !1!0 0 00 1 12 !2 !0 1 11 1 03 !3 !1 1 00 0 04 !4!0 0 00 0 1CP=CPCP=QCP=CP5!50 0 10 1 0660 1 00 1 17!70 1 11 0 0881 0 00 0 0题（五）4图 检测题（五）4逻辑图解：（a）图:Qn+1 = A(b) 图：Qn+l = Dn(C)图：Qn+1 = Qn(d)图:Qn+l = Qn(e)图：Qn+l = Qnf)图：Qn+1 = Qn4.写出题（五）4图所示各逻辑电路的次态方程。5.题（五）5图所示为维持阻塞D触发器构成的电路，试画出在CP脉冲下Q和Q的波形。0 1题（五）5图 检测题（五）5逻辑图解：Qn+1二Qn , Q”1二Qn ,设触发器初态为00,各位触发器在CP上升沿触发。 0 0 1 1显然在每一个CP脉冲上升沿到来时，触发器Q状态就翻转一次，而触发器0Q的状态翻转发生在Q由0到1时刻。1 06.试用74LS161集成芯片构成十四进制计数器。要求采用反馈预置法实现。解：用74LS161集成芯片构成十二进制计数器的电路如下图所示:-I& &一込 CO5測缸LDa116