晶振电容的选择
![晶振电容的选择_第1页](https://file6.zhuangpeitu.com/fileroot6/2023-2/20/a65350a0-a181-464a-b5de-ac868634b5c0/a65350a0-a181-464a-b5de-ac868634b5c01.gif)
![晶振电容的选择_第2页](/images/s.gif)
《晶振电容的选择》由会员分享,可在线阅读,更多相关《晶振电容的选择(2页珍藏版)》请在装配图网上搜索。
1、晶振电容的选择1:如何选择晶振对于一个高可靠性的系统设计,晶体的选择非常重要,尤其 设计带有睡眠唤醒(往往用低电压以求低功耗)的系统。这是因为 低供电电压使提供给晶体的激励功率减少,造成晶体起振很慢或 根本就不能起振。这一现象在上电复位时并不特别明显,原因是 上电时电路有足够的扰动,很容易建立振荡。在睡眠唤醒时,电 路的扰动要比上电时小得多,起振变得很不容易。在振荡回路中, 晶体既不能过激励(容易振到高次谐波上)也不能欠激励(不容易 起振)。晶体的选择至少必须考虑:谐振频点,负载电容,激励 功率,温度特性,长期稳定性。一般来说某一种单片机或外围芯 片都会给出一个或几个典型适用的晶振,常用的像5
2、1单片机用 12M晶振,ATmega系列单片机可以用8M,16M,7.3728M等。这 里有一个经验可以分享一下,如果所使用的单片机内置有PLL即 锁相环,那么所使用的外部晶振都是低频率的,如32.768K的晶 振等,因为可以通过PLL倍频而使单片机工作在一个很高的频率 下。2:如何选择电容起振电容从原理上讲直接将晶振接到单片机上,单片机就可以工作。但这样构成的振荡电路中会产生偕波(也就是不希望存在的其他 频率的波),这个波对电路的影响不大,但会降低电路的时钟振荡 器的稳定性.为了电路的稳定性起见,建议在晶振的两引脚处接 入两个瓷片电容接地来削减偕波对电路的稳定性的影响,所以晶 振必须配有起振电容,但电容的具体大小没有什么普遍意义上的 计算公式,不同芯片的要求不同。(1):因为每一种晶振都有各自的特性,所以最好按制造 厂商所提供的数值选择外部元器件。(2):在许可范围内,C1,C2值越低越好。C值偏大虽有利 于振荡器的稳定,但将会增加起振时间,比较常用的为15p-30p 之间。
- 温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。