微机原理与应用：第2章 80X86Pentium CPU

《微机原理与应用：第2章 80X86Pentium CPU》由会员分享，可在线阅读，更多相关《微机原理与应用：第2章 80X86Pentium CPU（139页珍藏版）》请在装配图网上搜索。

1、注注：14 重点，重点，5一般了解一般了解第二章第二章 80X86/Pentium CPUw 概述概述w 2.1 8086/80882.1 8086/8088CPU CPU 内部结构内部结构w 2.2 8086/80882.2 8086/8088CPUCPU引脚功能引脚功能w 2.3 8086/80882.3 8086/8088CPUCPU系统组织系统组织w 2.4 8086/80882.4 8086/8088CPUCPU典型时序典型时序w 2.5 802.5 80X86CPU/Pentium CPUX86CPU/Pentium CPU2023-2-152 参考教材：w 8080X86/Pen

2、tium X86/Pentium 微型计算机原理及应用微型计算机原理及应用 吴宁，电子工业出版社吴宁，电子工业出版社w 从从80868086到到PentiumPentium微型计算机及接口技术微型计算机及接口技术 马维华，科学技术出版社马维华，科学技术出版社w 微机系统原理与接口微机系统原理与接口 朱庆保，南京大学出版社朱庆保，南京大学出版社w 8080X86X86微型计算机原理及应用微型计算机原理及应用 易仲芳，电子工业出版社易仲芳，电子工业出版社w 微型计算机（微型计算机（XTXT、ATAT、386386）与接口技术与接口技术 唐棠，南京大学出版社唐棠，南京大学出版社 2023-2-153

3、一、一、CPU CPU 发展历程发展历程w 71717373年：年：Intel4004Intel4004（4 4位机）位机）w 74747878年：年：8080/80858080/8085（8 8位机）位机）w 78788484年：年：8086 80888086 8088、286286（1616位机）位机）w 85859191年：年：386 386、486 486（3232位机）位机）w 9191年迄今：年迄今：PentiumPentium、propro、2023-2-154286CPU386CPU486CPUpentium2023-2-155MMX pentiumPentium Pentiu

4、m Pentium 2023-2-156二、CPU的主要性能指标主频主频：CPUCPU时钟频率。时钟频率。如：如：P-300300MhzP-300300Mhz外频外频：CPUCPU外部总线工作频率。外部总线工作频率。如：如：P-133 P-133 主主 133 133Mhz Mhz 外外 66 66Mhz Mhz P550 P550 主主 550Mhz 550Mhz 外外100100M/133MM/133M 工作电压工作电压：TTLTTL：+5V +5V ，目前有下降的趋势：目前有下降的趋势：3.3 3.3V 2.8V(V 2.8V(升温问题升温问题)制造工艺制造工艺:管子最小线距管子最小线距

5、集成度（集成度（mm）350Mhz 350Mhz以前以前PP：0.35 m0.35 m 500 500Mhz PMhz P：0.25 m0.25 m Merced Merced：0.18m0.18m05年2月INTEL 64位P EE:0.09P EE:0.09 mm(1.69亿管亿管/片）片）2023-2-157地址总线地址总线:CPUCPU可寻址物理空间。可寻址物理空间。8080/8085 8080/8085CPUCPU：1616位（位（2 216）64KB64KB 8086/8088 8086/8088CPUCPU：2020位（位（2 2 20）1MB1MB 386/486/386/48

6、6/Pentium:32Pentium:32位位(2(232)4GB4GBPentium pro/:Pentium pro/:36 36位（位（2 236）64GB64GB二、CPU的主要性能指标2023-2-158二、CPU的主要性能指标数据总线数据总线：CPU CPU与与MM（I/OI/O）一次并行传送信息容量。一次并行传送信息容量。8080/8085 8080/8085、80888088CPUCPU：8 8位位 8086/802868086/80286CPUCPU：16 16位位 386/486 386/486CPU CPU：32 32位位 Pentium Pentium 以后：以后：6

7、4 64位位协处理器协处理器：加速计算或处理能力。：加速计算或处理能力。8086/286/386 8086/286/386外置外置（8087/287/387 8087/287/387）；）；486486以后以后内置。内置。2023-2-159超标量结构：超标量结构：一个周期内一个周期内CPUCPU可执行一条以上指令。可执行一条以上指令。486 486以下属低标量以下属低标量 ，Pentium Pentium 以上具超标以上具超标 量结构。量结构。L1/L2高缓：高缓：一级一级/二级高速缓存。内置二级高速缓存。内置L1/L2L1/L2以以 提高运行效率提高运行效率 。采用回写（采用回写（Writ

8、e Back)结构的高速缓存：结构的高速缓存：对读对读/写均有效，速度快。写均有效，速度快。采用通写（采用通写（Write Write through)through)结构的高速缓结构的高速缓 存，存，仅对读操作有效。仅对读操作有效。二、CPU的主要性能指标 返回2.1 8086/80882.1 8086/8088CPUCPU内部结构内部结构1、两个并行部件（执行部件EU和总线接口部件BIU）同时工作(串到并)质的飞跃2023-2-1511执行部件（执行部件（EUEU）：）：负责指令的执行负责指令的执行1.具体工作任务：指令译码：指令译码：从BIU指令队列中取出指令并译成 EU可执行的代码；执

9、行指令：执行指令：译码后的指令通过EU控制系统 向各个相关部件发出控制信号；控制控制ALU数据总线流向：数据总线流向：向BIU发送地址或 通过BIU与存储器或I/O设备(接口)传送数据；管理内部通用寄存器和标志寄存器。管理内部通用寄存器和标志寄存器。Click here 2023-2-15122.主要部件：8 8个个1616位通用寄存器：位通用寄存器：4个为：个为：AX、BX、CX、DX可拆成可拆成 8个个8位寄存器：位寄存器：AH、AL、DH、DL 另另4个为：个为：SP、BP、SI、DI1 1个个1616位标志（状态）寄存器位标志（状态）寄存器 FR（PSW）:6个个S：CF、SF、PF、

10、AF、OF、ZF 3个个C：ZF、DF、TFClick here 2023-2-15MATAN 标志寄存器标志寄存器FLAGSFLAGS1514131211109876543210O F D F I F T F S F Z FA FP FC FCF CF 进位标志（进位标志（Carry FlagCarry Flag）：有进有进/借位为借位为1 1，无进，无进/借位为借位为0 0。另循环指令也可以使另循环指令也可以使CF=1CF=1。AF AF 辅助进位标志（辅助进位标志（Auxiliary Carry FlagAuxiliary Carry Flag）：低低4 4位向高位向高4 4位进位进/借

11、借 位（即第位（即第3 3位向第位向第4 4位进位）时为位进位）时为1 1，否则否则AF=0AF=0。PF PF 奇偶标志（奇偶标志（Parity FlagParity Flag）：运算结果的低运算结果的低8 8位所含位所含1 1的个数为偶的个数为偶数（偶校验），则数（偶校验），则PF=1PF=1，否则否则PF=0PF=0。ZF ZF 全零标志（全零标志（Zero FlagZero Flag）：当运算结果使有效位数的各位全为零当运算结果使有效位数的各位全为零时，时，ZF=1ZF=1，否则否则ZF=0ZF=0。SF SF 符号标志（符号标志（Sign FalgSign Falg）：当运算结果为负

12、时，当运算结果为负时，SF=1SF=1，否则否则SF=0SF=0。SFSF的值就是有符号数的最高位的值就是有符号数的最高位(符号位符号位)。OF OF 溢出标志（溢出标志（Overflow FlagOverflow Flag）：当运算结果超出了机器所能表当运算结果超出了机器所能表示的范围时，则示的范围时，则OF=1OF=1，表示溢出，否则表示溢出，否则OF=0OF=0。2023-2-1514DFDF、IFIF、TFTF为控制标志，其它为状态标志为控制标志，其它为状态标志15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 NT IOPL O F D F I F T F S

13、 F Z F A F P F C F DF=1，在在操作时，操作时，变址寄存器变址寄存器自动递减，自动递减，DF=0，自自动递增动递增IF=1，允许允许CPU响应外设响应外设的中断申请，的中断申请，IF=0，禁止禁止TF=1，单单步方式，步方式，TF=0，连连续方式续方式方向标志中断标志陷井标志控制标志控制标志2023-2-1515对对FR影响举例影响举例w A34DH+7219H1010 0011 0100 1101+0111 0010 0001 1001 1 0001 0101 0110 0110AF=1PF=1ZF=0CF=1CS=1 CP=1OF=CS CP=0SF=02023-2-1

14、516总线接口部件（总线接口部件（BIUBIU）：）：负责负责CPUCPU内外信息的交换，执行所有的总线周期内外信息的交换，执行所有的总线周期1.具体工作任务：取指令：取指令：从存储器中取出指令送指令队列从存储器中取出指令送指令队列；传送数据：传送数据：EUEU输入输入/输出数据时，由输出数据时，由BIUBIU与内存或与内存或I/OI/O进行交换存取；进行交换存取；形成物理地址：形成物理地址：将段寄存器（将段寄存器（SegregsSegregs）的内容与位移量（偏移量）寄存器中的值，的内容与位移量（偏移量）寄存器中的值，送地址加法器送地址加法器，以形成，以形成2020位的物理地址。位的物理地址

15、。2023-2-15172.主要部件：4 4个个1616位的段寄存器：位的段寄存器：CS，DS，SS，ES存放起始地址的高存放起始地址的高16位；位；1 1个个1616位指针指令位指针指令IPIP：跟踪指令的执行；跟踪指令的执行；2020位地址加法器位地址加法器：形成最终的物理地形成最终的物理地址；址；指令队列指令队列：暂存取出的指令。暂存取出的指令。其中，其中，8086CPU：6 6字节字节 8088CPU：4 4字节字节2023-2-1518（三）三）EU和和BIU并行操作说明并行操作说明w BIUBIU数据先进先出，当数据先进先出，当6/46/4字节（指令队列）字节（指令队列）中有中有2

16、/12/1以上是空的，且以上是空的，且EUEU也没有要求也没有要求BIUBIU提提供数据（外部设备或内存来），供数据（外部设备或内存来），BIUBIU就自动取就自动取指令，直至指令队列填满。指令，直至指令队列填满。这样，这样，EUEU就可就可以连续执行指令了。以连续执行指令了。w 指令流水线指令流水线：在现行指令执行时，预取下一：在现行指令执行时，预取下一条指令的技术。条指令的技术。w 这种预取指令技术使取指和执行的操作重叠这种预取指令技术使取指和执行的操作重叠进行，取消了进行，取消了CPUCPU的等待时间，使的等待时间，使CPUCPU的运算的运算速度大大提高。速度大大提高。w 以后的以后的C

17、PUCPU只是并行操作部件增加而已。只是并行操作部件增加而已。插图2023-2-15201、为什么分段为什么分段w 解决地址空间（解决地址空间（1 1MM字节）与字节）与1616位内部寄存器位内部寄存器之间的矛盾。之间的矛盾。8位机：位机：数据寄存器数据寄存器8位，地址寄存器位，地址寄存器16位，寻址空位，寻址空间间64K字节（字节（216）；8086/8088CPU：直接寻址空间为直接寻址空间为1M字节（字节（220），），即即20位地址信息，而它内部的寄存器都是位地址信息，而它内部的寄存器都是16位，位，只能处理只能处理16位地址信息位地址信息。如何扩大寻址范围（用如何扩大寻址范围（用16

18、位寄存器寻址位寄存器寻址20位地址空位地址空间）成为一个难题。间）成为一个难题。w 解决在存储器中，程序段、数据段、堆栈段解决在存储器中，程序段、数据段、堆栈段的如何区分问题。的如何区分问题。8086/80888086/8088CPUCPU巧妙地采用地址分段技术，使寻址巧妙地采用地址分段技术，使寻址范围扩大到范围扩大到1 1MM字节空间。字节空间。2023-2-15212、如何分段如何分段 以段寄存器的内容为段的起始边界以段寄存器的内容为段的起始边界，每段，每段64K字节空间。对字节空间。对1MB的内存空间寻址需的内存空间寻址需20位地址位地址码（码（00000HFFFFFH），），而将而将1

19、MB空间分段：每空间分段：每段段64K字节，则在段内寻址时可采用传统的字节，则在段内寻址时可采用传统的16位地位地址寻址方法。址寻址方法。每段可以从每段可以从1MB地址空间的任一个能被地址空间的任一个能被16位整位整除的边界开始，即每个段起始地址的除的边界开始，即每个段起始地址的低低4位必为零位必为零。这样，这样，1MB空间可重叠划分为空间可重叠划分为64K个不同的段，个不同的段，每段最大空间为每段最大空间为64K字节字节。存储器段结构存储器段结构2023-2-1522根据计算机中存放信息的性质不同，段地址根据计算机中存放信息的性质不同，段地址也用不同的段寄存器来存放。也用不同的段寄存器来存放

20、。即即CSCS用来存放用来存放程序段的段地址程序段的段地址，DSDS用来存放用来存放数据段的段地址数据段的段地址，SSSS用来存放用来存放堆栈段的段地址堆栈段的段地址，ESES则用来存放则用来存放附加数据段的段地址附加数据段的段地址。任意相邻两段的起始地址（段基地址）最少任意相邻两段的起始地址（段基地址）最少相距相距1616个字节单元（一节个字节单元（一节paragraph)paragraph)。段基地址（段基址）段基地址（段基址）：任一段的起始地址任一段的起始地址；段基值（段地址）段基值（段地址）：任一段寄存器的内容或任一段寄存器的内容或段基地址除以段基地址除以16后的值（段基地址的高后的值

21、（段基地址的高16位）。位）。2023-2-15233、物理地址与逻辑地址物理地址与逻辑地址1）物理地址物理地址：20位（位（1MB）地址空间，以地址空间，以16进进制数制数00000HFFFFFH表示的实际地址；表示的实际地址；2）逻辑地址逻辑地址：为了编写程序和对主存的动态管：为了编写程序和对主存的动态管理，而使用的相对逻辑地址。理，而使用的相对逻辑地址。以以段基值段基值：偏移量偏移量的形式来表示。的形式来表示。通常，通常，段基值段基值由由CS、DS、SS、ES中某个段寄中某个段寄存器给出，它是段基址的高存器给出，它是段基址的高16位；位；偏移量（偏移地址）偏移量（偏移地址）由由IP或或E

22、U按寻址方式产按寻址方式产生的地址来提供，它是相对于段起始地址之生的地址来提供，它是相对于段起始地址之间的字节距离，也用间的字节距离，也用16位表示。位表示。逻辑地址用两个逻辑地址用两个16位来表示。位来表示。2023-2-15243）物理地址与逻辑地址关系物理地址与逻辑地址关系：当访问主存时，当访问主存时，BIU将逻辑地址转换为将逻辑地址转换为 物理地址，物理地址，即即物理地址物理地址=段基值段基值*16+偏移地址偏移地址 例例：逻辑地址：逻辑地址：2915：0100H 则物理地址则物理地址=2915*10H+0100H=29250H 由于允许逻辑段的重叠，因此同一个物由于允许逻辑段的重叠，

23、因此同一个物 理地址可对应不同的逻辑地址。理地址可对应不同的逻辑地址。上例中，逻辑地址可写成上例中，逻辑地址可写成2925：0000H2023-2-1525 8086/8088 CPU用下述方法把两个用下述方法把两个16位的位的 逻辑地址转换逻辑地址转换成物理地址：成物理地址：w 首先将段基值（即段寄存器的内容）左移首先将段基值（即段寄存器的内容）左移4 4位，右边补位，右边补上上4 4个个“0 0”，形成，形成2020位的段基址；再加上位的段基址；再加上1616位的段内位的段内偏移量，从而经地址加法器偏移量，从而经地址加法器输出输出2020位物理地址。位物理地址。例例2-1已知：已知：CS=

24、A000H，则其代码段可寻址范则其代码段可寻址范围（物理地址围（物理地址/逻辑地址）是多少？逻辑地址）是多少？CS是代码段的段基值是代码段的段基值代码段的段基地址为代码段的段基地址为A000H*10H=A0000H逻辑段的可寻址范围逻辑段的可寻址范围64K（0000HFFFFH）代码段的末地址为起始地址代码段的末地址为起始地址+最大偏最大偏 移量移量 =A0000H+FFFFH=AFFFFH 即其代码段的可寻址范围是即其代码段的可寻址范围是 A0000H AFFFFH（物理地址范围）物理地址范围）或或A000：0000H A000：FFFFH（逻辑地址范围）逻辑地址范围）2023-2-1526

25、例例2-2：已知，逻辑地址已知，逻辑地址12341234：56785678H H，则该逻辑段的物理地址范围是则该逻辑段的物理地址范围是 多少？当前的物理地址是多少？多少？当前的物理地址是多少？解：逻辑解：逻辑段的范围：段的范围：00000000HHFFFFHFFFFH 段基值段基值12341234HH段基地址段基地址 =1234 =1234HH*10H+0000H=12340H10H+0000H=12340H 段末地址段末地址 =1234 =1234HH*10H+FFFFH=2233FH10H+FFFFH=2233FH 物理地址范围：物理地址范围：1234012340H H 2233FH223

26、3FH 当前物理地址当前物理地址：1234 1234HH*10H+5678H=179B8H10H+5678H=179B8H2.2 8086/80882.2 8086/8088CPUCPU引脚功能引脚功能8088CPU引脚功能:1.ADAD0 0ADAD7 7,2.A A8 8 A A1515 3.A A1919/S/S6 6A A1616/S/S3 31.Reset 2.IO/M 3.ALE4.DEN、DT/R5.SS06.Ready7.HOLD8.HLDA9.MN/MX 等等8086CPU引脚功能:区别:80868086特有引脚：特有引脚：ADAD0 ADAD15M/IO M/IO BHE/

27、SBHE/S7地址数据信号地址数据信号:控制信号控制信号:8086 1 2 3 4 5 6 7 8 9 10 VccVcc AD15AD15 A16/S3A16/S3 A17/S4A17/S4 A18/S5A18/S5 GNDGND AD14AD14 AD13AD13 AD12AD12 AD11AD11 40 39 38 37 36 A19/S6A19/S6 BHE/S7BHE/S7 MN/MXMN/MX RDRD HOLD (RQ/GT0)HOLD (RQ/GT0)AD10AD10 AD9AD9 AD8AD8 AD7AD7 AD6AD6 HLDA (RQ/GT1)HLDA (RQ/GT1)W

28、R (LOCK)WR (LOCK)M/IO (S2)M/IO (S2)DT/R (S1)DT/R (S1)DEN (S0)DEN (S0)AD5AD5 AD4AD4 AD3AD3 AD2AD2 AD1AD1 ALE ALE (QS0)(QS0)INTA INTA (QS1)(QS1)TEST TEST READYREADY AD0AD0 NMINMI INTRINTR CLKCLK GNDGND 35 34 33 32 31 30 29 28 27 26 11 12 13 14 15 25 24 23 22 21 16 17 18 19 20 8088 1 2 3 4 5 6 7 8 9 10

29、 V Vc cc c A A1 15 5 A A1 16 6/S S3 3 A A1 17 7/S S4 4 A A1 18 8/S S5 5 G GN ND D A A1 14 4 A A1 13 3 A A1 12 2 A A1 11 1 40 39 38 37 36 A A1 19 9/S S6 6 S SS S0 0 M MN N/M MX X R RD D H HO OL LD D (R RQ Q/G GT T0 0)A A1 10 0 A A9 9 A A8 8 A AD D7 7 A AD D6 6 H HL LD DA A (R RQ Q/G GT T1 1)W WR R (L

30、 LO OC CK K)I IO O/M M (S S2 2)D DT T/R R (S S1 1)D DE EN N (S S0 0)A AD D5 5 A AD D4 4 A AD D3 3 A AD D2 2 A AD D1 1 A AL LE E (Q QS S0 0)I IN NT TA A (Q QS S1 1)T TE ES ST T R RE EA AD DY Y R RE ES SE ET T A AD D0 0 N NM MI I I IN NT TR R C CL LK K G GN ND D 35 34 33 32 31 30 29 28 27 26 11 12 13

31、14 15 25 24 23 22 21 16 17 18 19 20 2023-2-15308086/8088CPU采用40P双列直插式双列直插式：在不同时刻:部分引脚采用分时复用技术在不同模式:部分引脚输出信号功能不同 (模式复用技术）以以8088 8088 CPUCPU为例说明为例说明:2023-2-1531一、一、8088 8088CPUCPU引脚功能引脚功能地址数据信号地址数据信号:1、ADAD0 0ADAD7 7：地址：地址/数据总线。双向、三态。数据总线。双向、三态。T1T1时刻时刻A A 0 07 7作为作为ABAB的低的低8 8位输出位输出,访问访问 M/IOM/IO地址；然

32、后切换为地址；然后切换为DB,DB,输出或输入数据输出或输入数据;DMADMA状态时为三态浮空。状态时为三态浮空。2、A A8 A A15:地址总线。输出、三态。地址总线。输出、三态。3、A A19/S/S6A A16/S/S3:地址地址/状态线。输出、三态。状态线。输出、三态。8088选选MM的高的高4 4位地址；位地址；作为作为AB AB 选选I/OI/O时时,A A19A A160(0(只用只用1616位地址位地址)作为状态线作为状态线:S6=0S6=0；S S5=可屏蔽中断允许标志；可屏蔽中断允许标志；S S4,S,S3组合选择提供段基值的组合选择提供段基值的egregsegregs；

33、见表见表2-22-2 DMADMA时浮空。时浮空。（二）控制信号（二）控制信号:1.1.ResetReset:复位信号。输入、高电平有效。复位信号。输入、高电平有效。复位后复位后,CPUCPU各主要各主要R R状态如表状态如表表表2-32-3，ResetReset恢复低恢复低电平后电平后,CPUCPU就从就从FFFF:0000HFFFF:0000H即即FFFF0HFFFF0H地址开始地址开始执行程序。执行程序。80882.2.读、写及读、写及IO/MIO/M选择：选择：RDRD:读信号。输出读信号。输出 、三态、低电平有效；、三态、低电平有效；DMA DMA浮空浮空(PC/XTPC/XT微机中

34、未使用微机中未使用)。WRWR:写信号。输出写信号。输出 、三态、低电平有效；、三态、低电平有效；DMA DMA浮空浮空 。I0/MI0/M：外设：外设/内存访问控制信号。输出、三态、内存访问控制信号。输出、三态、DMADMA浮空浮空 。组合使用组合使用:a.IO/M=1 a.IO/M=1 b.IO/M=0 b.IO/M=0RD=0读外设数据到CPUWR=0写CPU数据到外设RD=0读内存数据到CPUWR=0 写CPU数据到内存80882023-2-15343.3.ALEALE:地址锁存允许信号。输出地址锁存允许信号。输出,高电平有效。高电平有效。在在T1T1期间期间,ALE=1,ALE=1,

35、当当ALEALE处于下降沿时，地址处于下降沿时，地址/数据数据总线总线(ADAD0ADAD7)上的地址信息锁存到锁存器。上的地址信息锁存到锁存器。4.4.中断请求与响应：中断请求与响应：INTRINTR:可屏蔽中断请求信号。输入可屏蔽中断请求信号。输入,高电平有效高电平有效 INTAINTA:可屏蔽中断响应信号。输出可屏蔽中断响应信号。输出,低电来有效低电来有效 NMINMI:非屏蔽中断请求信号。输入非屏蔽中断请求信号。输入,上升沿有效上升沿有效 以上三个信号用于中断控制。以上三个信号用于中断控制。（有关中断概念以后章节详细介绍有关中断概念以后章节详细介绍）80882023-2-15355.5

36、.DENDEN:数据允许。输出、三态、低电平有效数据允许。输出、三态、低电平有效 DT/RDT/R:数据发送数据发送/接收控制。输出、三态。接收控制。输出、三态。这组信号用来控制数据总线驱动器的工作状态。这组信号用来控制数据总线驱动器的工作状态。8088 245G dirABDBDBDENDT/RDEN=0 DT/R=1A=BDEN=0 DT/R=0A44个个T T，故是非基本总线故是非基本总线周期周期。2023-2-1560 BIU在基本总线周期中的操作在基本总线周期中的操作（图图2-22）BIU BIU在基本总线周期各在基本总线周期各T T中的操作如下中的操作如下w T T1 1：输出地址

37、信息并锁存。输出地址信息并锁存。在在T1T1期间，期间，CPUCPU向地址向地址/数据总线上输数据总线上输出被访问的出被访问的MM或或I/OI/O端口地址。为了保端口地址。为了保证在以后的证在以后的T T中地址不变，此时，和用中地址不变，此时，和用ALEALE信号对地址进行锁存（同时还锁存信号对地址进行锁存（同时还锁存BHE/SBHE/S7 7等。）等。）2023-2-1561w T T2 2 ：地址地址/数据总线信息切换。数据总线信息切换。读周期：从输出地址读周期：从输出地址高阻高阻输入数据；输入数据；写周期：从输出地址直接变为输出数据。写周期：从输出地址直接变为输出数据。w T T3 3、

38、T T4 4：进行进行CPU与与M或或I/O端口之间的端口之间的数据传送。数据传送。若外部逻辑电路较慢时，则在若外部逻辑电路较慢时，则在T T3 3和和T T4 4之之间插入间插入TwTw来延长总线周期，以便来延长总线周期，以便CPUCPU与与外部逻辑电路进行速度匹配。外部逻辑电路进行速度匹配。T4T4时，即进入总线周期结束状态。时，即进入总线周期结束状态。2023-2-15621 1、80868086单单CPUCPU存储器或存储器或I/OI/O端口读时序端口读时序 存储器读（存储器读（M/IO=1 M/IO=1、RD=0RD=0、WR=1WR=1）I/OI/O读读 （M/IO=0 M/IO=

39、0、RD=0RD=0、WR=1WR=1）(图图2-232-23）二二 8086/8088典型时序分析典型时序分析2023-2-1563分析分析:DT/R=L(DT/R=L(数据接收、读数据接收、读)T1：M/IOM/IO切换（切换（HMHM；L I/OL I/O）ADAD15150 0输出地址：输出地址：A A15 15 0 0 A A1919/S/S6 6 A A1616/S/S3 3输出地址输出地址A A1919 1616 BHEBHE切换（切换（LL奇地址奇地址M M有效；有效；偶地址由偶地址由A A0 0 决定）决定）ALE ALE ：允许锁存器输出允许锁存器输出 ALE ALE ：锁

40、存地址锁存地址2023-2-1564地址地址A A0 09 9失效，失效，BHEBHE失效。失效。其中其中A A0-150-15 高阻高阻 A A1616 1919切换为切换为S S6 6 S3S3：状态输出状态输出 BHEBHE为高为高S S7 7：未定义未定义 RDLRDL（有效）有效）DEN LDEN L（有效）有效）T2：2023-2-1565T3：检测检测Ready=1Ready=1时，时，T T3 3后后T4,T4,D D0 01515 出现在出现在DBDB上上;检测检测Ready=0Ready=0时，时，T T3 3后后Tw,Tw,D D0 0 1515不出现在不出现在DBDB上

41、上;设设 Ready=1,CPUReady=1,CPU取数据取数据D D0-150-15T4：D D0-150-15失效失效=高阻高阻 RD RD=H(H(失效）失效）DEN DEN=H H（失效）失效）状态状态S S6 6S S3 3失效失效=高阻高阻 DT/R DT/R切换切换H：数据发送：写数据发送：写L：数据接收：读数据接收：读2023-2-15662 2、80868086单单CPUCPU存储器或存储器或I/OI/O端口写时序端口写时序 存储器写（存储器写（M/IO=1M/IO=1、RD=1RD=1、WR=0WR=0）I/OI/O写写 （M/IO=0M/IO=0：RD=1RD=1、WR

42、=0WR=0）与读时序不同的有与读时序不同的有：（图图2-242-24）DENDEN在在T T1 1 有效而不是有效而不是T T2 2 有效；有效；WRWR在在T T1 1 有效而不是有效而不是T T2 2 有效；有效；ADAD0-150-15在在T T期间输出地址后进入期间输出地址后进入T T2 2立即切换至输立即切换至输出数据出数据DD0-150-15而不经过高阻状态。而不经过高阻状态。（原因：（原因：CPUCPU输出数据速度快，而输出数据速度快，而M M或或 I/OI/O输输出数据速度较慢）出数据速度较慢）2023-2-15673 3、8088 8088时序时序（图图2-25）8088

43、8088与与80868086区别有：区别有：AD150=AD7 0、增加增加A15 8 无无BHE4 4、中断响应周期中断响应周期（图图2-26）2 2个个INTAINTA负脉冲。第二个时读负脉冲。第二个时读D D0 7上上 的中断类型码（详见中断章节）。的中断类型码（详见中断章节）。5 5、8086/8088 8086/8088插入插入TW（等待周期）时序等待周期）时序。图图2-272023-2-1568 在任何总线周期中的任何模式下，在任何总线周期中的任何模式下，CPUCPU都可以在都可以在T T3 3和和T T4 4之间插入之间插入1 1n n个个T TWW等待周期来延时总线周期。等待周

44、期来延时总线周期。插入TW的原因：CPU与低速设备（与低速设备（M或或 I/O）交换信息；交换信息；插入TW的条件：Ready(准备好）为低电平，即准备好）为低电平，即 在在T3 CPU采样采样Ready线：线：Ready=0=自动插入自动插入Tw；Ready=1=进入进入T4，结束等待。结束等待。插入TW的操作：在每个：在每个Tw 采样采样Ready，重复，其它信号线的状态延续。重复，其它信号线的状态延续。2023-2-15696 6、8086/8088 8086/8088总线空闲周期总线空闲周期 我们知道，我们知道，CPU与与M（I/O）交换信息时才执行交换信息时才执行总线周期总线周期，否

45、则，否则，BIU就不与外部总线打交道。就不与外部总线打交道。此时，如此时，如EU仍在工作，就称仍在工作，就称CPU进入进入总线空闲总线空闲周期周期。在此周期中，状态信息在此周期中，状态信息S6S3和前一个总线周期和前一个总线周期（读（读/写周期）是一样的。即如是写周期，写周期）是一样的。即如是写周期，AD15AD0为前一总线周期的数据，如是读周期，为前一总线周期的数据，如是读周期，AD15 AD0为高阻，由于为高阻，由于EU在进行运算（传送、在进行运算（传送、+/-等），而等），而BIU则停止工作，所以说总线空操作则停止工作，所以说总线空操作是是BIU对对EU的等待。的等待。2023-2-15

46、707 7、8086/80888086/8088多多CPUCPU时序时序 在在8086/8088多多CPU方式中，其总线读方式中，其总线读/写操作和单写操作和单CPU系统基本一致。只是系统基本一致。只是增加了增加了82868286总线控制器。总线控制器。控制信号不是从控制信号不是从8086/8088CPU直接发出，而是直接发出，而是通过总线控制器通过总线控制器82888288，由，由80868086的的S S2 2S S0 0送至送至82888288，再由再由82888288产生相应的读产生相应的读/写存贮器或写存贮器或I/OI/O端口和地端口和地址锁存信号。址锁存信号。80868086最大模

47、式下读时序最大模式下读时序（图2-10）80868086最大模式下写时序最大模式下写时序 （2-11）2023-2-15718 8 、8080X86X86时序简介时序简介1 在在80286/80386中，由于中，由于AB和和DB是独立是独立的，故在一个总线周期中，当有效数据的，故在一个总线周期中，当有效数据DB时，下一个总线的地址已输送至时，下一个总线的地址已输送至AB上了，这就是流水作业的总线周期方式，上了，这就是流水作业的总线周期方式，其基本总线周期由其基本总线周期由TS（send status)和和Tc(Perform Command)两个周期组成，而两个周期组成，而8086则是由则是由

48、T1T4 4个周期构成。个周期构成。2023-2-1572 2 对于对于80486由于采用硬件直接执行，故其由于采用硬件直接执行，故其读读/写指令可在单一时钟周期内完成。而写指令可在单一时钟周期内完成。而80586（pentium)则可在每个则可在每个T中执行中执行3条条指令（超标量）而它们的时钟频率是一指令（超标量）而它们的时钟频率是一个比一个高得多。个比一个高得多。仅从时序分析的角度，我们可以知道为仅从时序分析的角度，我们可以知道为什么什么86 286 386 486 586CPU执行指执行指令的速度一个比一个快得多。令的速度一个比一个快得多。2023-2-15732.5 802.5 80

49、X86/Pentium CPUX86/Pentium CPU180286 CPU1主要特点：主要特点：A AB=24BitB=24Bit224=16M虚拟内存虚拟内存230=1G多任务切换多任务切换：可以同时运行多个任务，并可快速切换。时钟频率提高时钟频率提高20MHz;(8086为5MHz)两种工作模式两种工作模式：实地址（86模式：1M）保护模式（16M 虚地址空间:1G）2023-2-15742内部结构内部结构：地址部件AU执行部件EU总线部件BU指令部件IU寻址信息选中的地址数据传送指令代码系统总线2023-2-1575BU BU(总线部件总线部件):):I/OI/O信息（数据信息（数

50、据/指令预取）指令预取）IU IU(指令部件指令部件):):译码（译码（3 3条指令队列）条指令队列）EU EU(执行部件执行部件):):执行指令执行指令AU AU(地址部件地址部件):):形成物形成物 理地址理地址 3 80286寄存器：寄存器：除与除与8686相同外，相同外，FRFR（PSWPSW）增增加加DD1414（NTNT）DD1313、DD1212（I0PLI0PL），另增加一另增加一个个MSWMSW（用用4 4位）位）*注注：MSWMSW在在8038680386以后用以后用CRCR0 0取代。取代。实地址模式实地址模式：1 1MBMB2020位地址位地址保护模式保护模式：1616

51、MBMB2424位地址位地址（可扩充至（可扩充至1 1GBGB）NTNT任务嵌套（任务嵌套（NT=1NT=1）IOPLIOPLIOIO特权，两位特权，两位组合为组合为0000、0101、1010、1111表示表示I/OI/O操作的特定层操作的特定层0 0层最高。层最高。TSTSEMEMMPMPPEPE15 14 13 12 11 9 8 7 6 5 4 3 2 1 02023-2-15764存储器寻址存储器寻址实地址:同同8086保护地址:采用段描述符采用段描述符,段选择子段选择子(符符)方式组织。方式组织。*段描述符:高地址高地址低地址低地址8个字节个字节：描述了一个存储器段起始位置、段限值

52、和访问权限。描述了一个存储器段起始位置、段限值和访问权限。段限段限(16Bit),段基地址段基地址(低低16Bit),段基址段基址(高高8Bit),访问权限访问权限(8Bit),最高最高2字节不用字节不用(予留予留2字节字节=0000H)。0 0 0 0 0 0 00 00 0 0 0 0 0 0 0访问权限访问权限8位位段基地址高段基地址高8位位 段基地址低段基地址低16位位 段限界（段限界（16位）位）2023-2-1577*描述符表描述符表:存放若干个描述符的内存区域。存放若干个描述符的内存区域。分三个表分三个表:全局描述符表全局描述符表(GDT)GDT):供所有任务使用的描述符供所有任

53、务使用的描述符;8K个个64KB)局部描述符表局部描述符表(LDT):LDT):供一个任务专用的描述符供一个任务专用的描述符;(8K个个 64KB)中断描述符表中断描述符表(IDT):IDT):存放中断描述符存放中断描述符;(256个个2KB)2023-2-1578*段描述符缓冲器:存放存放48位的段描述符缓位的段描述符缓冲器冲器(CPU内内)。8Bit访问权访问权,24Bit段基址段基址,16Bit段限。段限。*段选择子:段描述符所在表的地址段描述符所在表的地址(索引索引)及有关属性及有关属性(3位位)，存放在段寄存器中。，存放在段寄存器中。16b:13b+3b=RPLTI索引索引(表地址表

54、地址)D15 D2 D1 D0描述符表选择描述符表选择0-全局描述符表全局描述符表1-局部描述符表局部描述符表选择子特选择子特权（权（00-11）最高为）最高为0级级13b选择选择213=8K个段描述符个段描述符 213216TI 213 216 2=230=1G逻辑地址：段选择子段选择子:偏移量（偏移量（16位位2）物理地址：装入选择子时，描述符也自动装入缓冲器，故直接装入选择子时，描述符也自动装入缓冲器，故直接以缓冲器中段基址（以缓冲器中段基址（24位）加偏移量（位）加偏移量（16位）位）24位物理地址位物理地址00全局全局11局部局部 逻辑地址段选择子偏移量物理地址 加法器段基地址物理存

55、储器存储器操作数段描述符所选段段描述符表31.1615.0描述符表首址8 索引 属性每个描述符8个字节物理地址2023-2-1580*系统地址寄存器：直接或间接存放有关描述符表的地直接或间接存放有关描述符表的地址及其属性。主要有：址及其属性。主要有：GDTR(40b):通过通过LDTR或或TR中的选择子中的选择子,可在可在GDT中中找到包括找到包括LDT基址在内的相应描述符基址在内的相应描述符=物理地址物理地址 IDTR(40b):LDTI(16b)TR:16位位LDT的选择子的选择子 TR:存放某一任务段描述符的选择子存放某一任务段描述符的选择子2424位基地址和位基地址和1616位界位界限

56、（限（GDTGDT或或IDTIDT的长的长度）度）A0 A1 A2 CLK VccRESET A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13CAPERRORBUSYNCNCINTRNCNMIVssPEREQVccREADYHOLDHLDACOD/INTAM/IOLOCK1脚Intel80286A14A15A16A17 A18 A19 A20 A21 Vss A22A23PK S0S1NCNCBHEVssD0D8D1D9D2D10D3D11 D4D12 D5D13D6D14 D7D155 引脚功能引脚功能引脚信号 名称 输入/输出 引脚信号 名称 输入/输出 CLK 系

57、统时钟 输入 NMI 不可屏蔽中断请求 输入 D15D0 数据总线 双向，三态 INTR 可屏蔽中断请求 输入 A23A0 地址总线 输出，三态 BUSY 协处理器忙 输入 BHE 高字节使能 输出 RESET 系统复位 输入 M/IO 存储器/IO 选择 输出，三态 COD/INTA 代码/中断响应 输出 LOCK 总线封锁 输出 READY 总线准备好 输入 HOLD 总线保持请求 输入，三态 S1、S0 总线周期状态 输出，三态 HLDA 总线保持响应 输出，三态 PEREQ 协处理器操作数请求 输入 ERROR 协处理器出错 输出 PEACK 协处理器操作数响应 输出 Vcc 电源正（

58、+5V）输入 CAP 滤波电容 输入 Vss 电源负（地）输入 NC 未用空脚 无 表 2.8 80286引脚信号2023-2-1582二 80386CPU：1主要特点：20MHZ寻址能力寻址能力232=4GB（32位地址位地址A031）内存管理：分段内存管理：分段分页（分页（memory paging)技术技术三种工作方式三种工作方式实地址实地址：同：同86模式（模式（1MB）保护地址保护地址：4GB 虚地址空间虚地址空间64TB虚拟虚拟86工作方式工作方式：模拟多个：模拟多个8086的工作的工作数据总线数据总线DB：32B386SX：DB：16B AB：24B386DX：DB：32B AB

59、：32B2023-2-15832内部结构：（图2-21，2-22）BU BU 总线部件总线部件：I/O接口环境IPU IPU 指令预取部件指令预取部件：16个字节预取队列IDU IDU 指令译码部件指令译码部件：3条指令队列EU EU 执行部件执行部件：执行指令SU SU 分段部件分段部件：形成32位线性地址PU PU 分页部件分页部件：线性地址 32位物理地址 2023-2-15843寄存器：32个寄存器（图图2-23）EAXEDX 、ESP EDI：832Bit EIP：32Bit、Fflags：32Bit 另增加：另增加：CR0、CR2、CR3：4 32Bit 控制寄存器，控制寄存器，C

60、R1不用不用 段寄存器：段寄存器：CS、ES、SS、DS:416Bit(同同86)另增加另增加FG、GS：2 16Bit扩展数据段寄存器扩展数据段寄存器 GDTR、IDTR：2 48Bit,其中其中 32Bit基地址基地址,16Bit界限界限（GDT或或IDT 的长度）的长度）系统地址系统地址 LDTR：16Bit,LDT选择子选择子 寄存器寄存器 TR：16Bit,TSS选择子选择子 2023-2-15854存储器寻址：实地址实地址：同同86 86 CPUCPU保护地址保护地址：采用描述符方式，类似采用描述符方式，类似286286虚拟虚拟86：模拟多个模拟多个8686工作，但可在工作，但可在

61、 2 23232=4=4GBGB空间寻址空间寻址 与与 的区别的区别：只分段只分段,既分段又分页既分段又分页 寻址寻址1 1MBMB，寻址寻址4 4GBGB 单任务，单任务，多任务多任务2023-2-1586*386386段描述符段描述符：8 8字节，字节，（图图2-24 2-24 ）高高 段基址段基址B B31312424 G D 0 0 G D 0 0段界段界L L19191616；286286未用字未用字 访问权（访问权（8 8BitBit）、）、段基址段基址 B B2323 1616（8Bit8Bit）段基址段基址 B B1515 0 0（16Bit16Bit）低低 段限段限 L L1

62、5150 0（16Bit16Bit）*描述符缓冲器描述符缓冲器：6464Bit,Bit,作用同作用同286,286,段寄存器装入段寄存器装入 选择子后，段描述符自动装入该缓冲器。选择子后，段描述符自动装入该缓冲器。*描述符表与描述符表寄存器描述符表与描述符表寄存器：同：同286286三种：三种：GDTGDT、LDTLDT、IDT GDTR LDTR IDTRIDT GDTR LDTR IDTR*控制寄存器控制寄存器 CRCR0 0、CRCR2 2、CRCR3 3*地址转换（保护方式）地址转换（保护方式）空间：空间：2 213 13 2 2 2 23232=2=24646=64=64T T ；实

63、地址同实地址同86(86(略略)D=0-DB=16BD=1-DB=32BG=1段界段界4K2204K=232=4GG=0段界段界1220 1=1M2023-2-1587*物理地址的形成物理地址的形成：逻辑地址：逻辑地址：段选择子段选择子(16(16Bit):Bit):偏移量偏移量(32(32Bit)Bit)线性地址线性地址：段寄存器的内容为段选择子，取段寄存器的内容为段选择子，取13位位描述符表地址描述符表地址,1位：选位：选GDT或或LDT 取取8字节描述符字节描述符:32位段基地址位段基地址+32位偏移量位偏移量 线性地址（线性地址（286中的物理地址）中的物理地址）线性地址线性地址物理地

64、址物理地址（图2-27）不分页不分页：线性地址就物理地址线性地址就物理地址分页分页：两次转换，涉及页目录表和页表（页映象表）两次转换，涉及页目录表和页表（页映象表）在在80386系统中，段长在系统中，段长在4GB内可变（由段界内可变（由段界决定大小），而页长度不变，固定为决定大小），而页长度不变，固定为4KB。2023-2-1588线性地址线性地址D D3131D D2222：页目录，共页目录，共10位位 210=1024个个 页目录描述符，页目录描述符，线性地址线性地址D D2121D D1212：页，共页，共10位位 210=1024页页线性地址线性地址D D1111D D0 0：页内偏移

65、量，共页内偏移量，共 12位位 212=4K （页的大小）页的大小）*页目录表页目录表由线性地址高由线性地址高10位构成的位构成的210=1024个目录描述个目录描述符符=页目录表页目录表每个目录描述符为每个目录描述符为4字节，则页目录表为字节，则页目录表为41024=4KCR3 3为页目录表基地址寄存器：为页目录表基地址寄存器：32位（页目录表位（页目录表的起始地址）的起始地址）2023-2-1589CR3中高中高20B为页目录表基地址，低为页目录表基地址，低12B 置置0（页目录（页目录表地址从表地址从4K开始）。开始）。CR3+DIR(10B)*4(4字节为一个页目录描述符）字节为一个页

66、目录描述符）页目页目录表地址录表地址取出页目录描述符。取出页目录描述符。*页表：页表：由线性地址中的由线性地址中的10Bit构成构成210=1024个页面描述符个页面描述符=页页表表，每个页描述符为，每个页描述符为4字节，则页表为字节，则页表为4 1024=4K。由页目录描述符中高由页目录描述符中高20Bit为页表基地址，低为页表基地址，低12Bit置置0。（页表地址由（页表地址由4K边沿开始），页目录描述边沿开始），页目录描述+page(10Bit)4(4字节为一个页描述符）字节为一个页描述符）页基地址页基地址页基地址页基地址+offset(页偏移量页偏移量:线性地址低线性地址低12Bit）物理地址。物理地址。每个页目录描述符可寻址每个页目录描述符可寻址1024页页4096（页大小）页大小）=4M地址空间地址空间1024个目录描述符可寻址个目录描述符可寻址1024 4M=4G的物理空间的物理空间2023-2-1590一个全局（局部）描述符可寻址一个全局（局部）描述符可寻址1024个页目录个页目录=4G物物理空间理空间8K（全局）全局）+8K（局部）可寻址局部）可寻址 213 2 4G