锁相环的原理及应用

《锁相环的原理及应用》由会员分享，可在线阅读，更多相关《锁相环的原理及应用（7页珍藏版）》请在装配图网上搜索。

1、锁相环的原理及应用一、基本工作原理1、环路的基本构成2、建立鉴相器、环路滤波器和压控振荡器的数学模型二、工作过程的定性分析1、锁定2、跟踪3、捕获4、失锁三、锁相环路的应用1、器件选型锁相频率合成器的分类HYT 常用锁相频率合成芯片性能比较2、关键性指标分析相位噪声锁定时间环路带宽压控灵敏度一、基本工作原理锁相环是一种以消除频率误差为目的的反馈控制电路。它的基本原理是利用 相位误差去消除频率误差，所以当电路达到平衡状态时，虽然有剩余相位误差存 在，但频率误差可以降低到零，从而实现无频率误差的频率跟踪和相位跟踪。1、环路的基本构成锁相环是一个相位负反馈控制系统。主要由鉴相器(PD)、环路滤波器(

2、LF) 和电压控制振荡器(VCO)三个基本部件组成，如下图所示：u图1锁相环的基本组成鉴相器是相位比较器，它把输出信号u (t)和参考信号u (t)的相位进行比较, or产生对应于两信号相位差的误差电压u (t)。环路滤波器的作用是滤除误差电压 du (t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压 d控振荡器受控制电压u (t)控制，频率向参考信号的频率靠近，于是两者频率之 c差越来越小，直至频差消除而被锁定。2、建立鉴相器、环路滤波器和压控振荡器的数学模型鉴相器鉴相器(PD)又称为相位比较器，它是用来比较两个输入信号之间的相位差(t)。e按鉴相特性来分，鉴相器可分为正

3、弦型、三角型和锯齿型等，常用来分析的 是正弦鉴相器，可用模拟乘法器与低通滤波器构成。u (t )iLPFu (t)*du (t)o图2 正弦鉴相其模型其数学模型为：0 (t)i0 (t)e* U sin( )dU sin 0 (t)de0 (t)o图 3 鉴相器的数学模型环路滤波器环路滤波器(LF)是一个线性低通滤波器，用来滤除误差电压u (t)中的高d频分量和噪声，更重要的是它对环路参数调整起到决定性的作用。常用的有：RC积分滤波器无源比例积分滤波器*有源比例积分滤波器压控振荡器压控振荡器(VCO)是一个电压一频率的变换器，在环路中作为被控振荡器, 它的振荡频率应随输入控制电压u (t)线性

4、的变化，即c(t)二 + Ku (t)v 0 0 c其中， (t)是VCO的瞬时角频率，K是线性特性斜率，又称压控灵敏度或增 v0益系数。在锁相环路中， VCO 的输出对鉴相器起作用的不是瞬时角频率，而是 它的瞬时相位。二、锁相环工作过程的定性分析锁定：当瞬时相差0 (t)趋向于一个固定值，并一直保持下去，此时我们认为锁相环e 路进入锁定状态，输入到鉴相器的两信号之间无频差。跟踪过程 跟踪是在锁定的前提下，输入的参考频率和相位在一定的范围内，以一定的 速率发生变化时，输出信号的频率和相位以同样的规律跟随变化，这一过程成为 环路的跟踪过程。A失锁状态失锁状态就是瞬时频差（-）总不为零的状态。这时

5、，虽然VCO的平均rv频率已向的方向牵引，但其瞬时角频率始终不能等于参考信号频率，即环 vr路不能锁定。捕获过程跟踪过程是在环路已锁定的前提下讨论的，但在实际情况中，环路从一开始 总是失锁的，例如开机，换频等。环路需要经理一个由失锁进入锁定的过程，这 一过程称为捕获过程。三、锁相环路的应用1、器件选型在参考源和鉴相器之间以及 VCO 和鉴相器间的反馈回路上置入分频器，与 鉴相器集成就形成了频率合成器。目前，我们常用的频率合成器是间接式频率合 成器，又称锁相频率合成器。它分为模拟和数字两种，而数字锁相频率合成器又 分为整数分频合成器和小数分频合成器。分频比为整数，输出信号的频率是参考信号频率的整

6、数倍，整数频率合成器 的名字由此而来。小数频率合成器的输出信号频率不必是参考信号频率的整数 倍，而可以是参考信号频率的小数倍，小数频率合成器在支持较高频率的参考信 号的同时可以获得很高的输出频率精度。它有多种实现方式，其中 Delta-Sigma 小数频率合成器是最成功的实现方式。小数频率合成器相对于整数频率合成器有精度高，相位噪声低，调整时间短 并且参考信号泄漏小等优点。到目前为止， Delta-Sigma 小数频率合成器是最成 功的频率合成器实现方式，它可以同时实现上述的优点。下面列出了一些小数频 率合成器的选择标准： 小数频率合成器是否是 Delta-Sigma 小数频率合成器。 小数频

7、率合成器的杂散噪声以及可用频段和非可用频段的比例。频率合成的精度，比例因子M的大小是否足以提供所需的频率间隔。 小数频率合成器的功耗。 小数频率合成器所支持的最高参考信号频率。常用频率合成器芯片性能比较PLLFrequencyModulusPre-scalerPower supply voltageCharge pump currentConsumptionADF4111SingleW 1.2GHz8/9,16/1732/33, 64/652.75.5V5 mA typ4.5mA typMB1511SingleW1.1GHz64/65,128/1292.75.5V5 mA typ7mA typ

8、KB8825DualW1.1GHz64/662.25.5V(200550MHz)2.73.6V(5501100MHz)800 y A5.5mA typTB31202Dual200520MHz64/662.05.5V800 y A8 mA typ2、关键性指标分析相位噪声相位噪声通常定义为某一给定偏移频率处1Hz带宽内的功率与载波功率的 比值。相位噪声对于锁相环路来说，是一个很关键的指标。在发射部分，线性功放 是最难设计的部分，但是一个低相位噪声的本振信号就会给设计者一个很大的空 间处理功放的非线性问题。Synthesizer ModelIn-BandPhase Noise (JB)Lite-r

9、anoii(Hz)Lute gratedPliase Error Degrees rtnsADF4111-S6100 to 1 MO.SfDADF4112旳100 to 1 MADF4113-91100 to 1 M0.56ADF4106-92.5100 tQ 1 M0.45由表中数据可以看出，锁相环路相位噪声降低时，功放的相位误差有很大程 度上的提高。在接收部分，低相位噪声对于提高接收灵敏度很关键。THE LARGE MIXJN G OF THE U NVAMTED SIGNAL WITH TH E LO NOIBE HEBULTB UN TME WANTED SIGNAL REIN梏 BW

10、AMPED从图上可以看出，因为本振信号的相位噪声，使得需要接收的信号被强干扰 信号所淹没，滤波器很难滤除这些干扰信号。锁定时间锁定时间是指环路由一个频率转换成另一个频率并达到锁定的时间， 锁定 时间不能用来接收和发射数据。若锁定时间过长，则无法跟踪快速扫描，且会造 成发射机不稳定，接收信息不完整等问题。可通过以下方法减小锁定时间：提高鉴相频率。鉴相器频率决定了 VCO输出信号和参考信号经分频后比较 的比率，提高鉴相频率可以缩短充电时间，从而减少锁定时间。增加环路带宽。环路带宽越宽，锁定时间就越短。但环路变宽，就会减少对 杂散信号的衰减，提高相位噪声，并且会使环路变得不稳定，严重的会使环路失 锁。避免控制电压接近地或充电泵的供电电压，即避免使充电泵工作在饱和区。环路带宽环路滤波器的种类有很多，最常用的就是三阶无源比例积分滤波器，如下图：一般来说，滤波器的带宽应该是鉴相器频率的1/10，提高环路带宽会减少锁 定时间，但环路带宽不能超过鉴相器频率的1/5，否则会引起环路的不稳定。环路带宽可以通过改变鉴相频率和泵电流的大小来实现。压控灵敏度压控灵敏度表示单位控制电压可以使VCO角频率变化的数值，又称增益系 数。VCO的增益系数越低，其相位噪声性能就越好。以上这些关键指标相互影响，相互制约，所以在系统设计时，要考虑全面 找到一个合适的平衡点。