数字电子技术项目二

《数字电子技术项目二》由会员分享，可在线阅读，更多相关《数字电子技术项目二（98页珍藏版）》请在装配图网上搜索。

1、目录目录项目分析项目分析在很多竞赛或娱乐节目的场合，需要有抢答的环节，如何确定抢答者的先后顺序，是主持人较难把握的，抢答器电路可以很好地解决有关抢答的先后问题。8路抢答器电路应具有以下功能。（1）抢答器可以同时供八位选手进行抢答，分别由八个开关控制。目录目录项目分析项目分析（2）抢答器设置一个系统清除和抢答控制开关，由主持人控制。（3）抢答器具有锁存与显示功能，即系统能锁定先抢答选手的编号并显示出来，直到主持人将系统清除为止。8路抢答器电路的总体设计流程如图2-1所示。目录目录图2-18 路抢答器电路的总体设计流程目录目录 v完成抢答器电路的设计。完成抢答器电路的设计。v画出抢答器电路的逻辑图

2、。画出抢答器电路的逻辑图。v完成抢答器电路的仿真调试。完成抢答器电路的仿真调试。v完成抢答器电路元件的电路连接。完成抢答器电路元件的电路连接。要完成要完成8路抢答器电路的设计，需要多个内路抢答器电路的设计，需要多个内容的相互配合，相应的知识环节如图容的相互配合，相应的知识环节如图2-2所示。所示。本项目需要完成内容本项目需要完成内容目录目录图2-2 8路抢答器电路设计的知识环节目录目录 1.1.了解并掌握常用中规模集成电路的性能和特点。了解并掌握常用中规模集成电路的性能和特点。2.2.了解并掌握编码器、译码器等常用器件的功能表、了解并掌握编码器、译码器等常用器件的功能表、管脚图和内部逻辑图。管

3、脚图和内部逻辑图。目录目录 1.1.掌握使用仿真软件掌握使用仿真软件Multisim 10Multisim 10测试测试编码器、译码器等常用器件的方法。编码器、译码器等常用器件的方法。2.2.掌握使用中规模集成电路设计实用电掌握使用中规模集成电路设计实用电路的方法。路的方法。3.3.掌握仿真调试由中规模集成电路组成掌握仿真调试由中规模集成电路组成的电路的方法。的电路的方法。目录目录仿真测试编码器的逻辑功能仿真测试编码器的逻辑功能仿真测试译码器的逻辑功能仿真测试译码器的逻辑功能目录目录目录目录 任务目标任务目标 日常工作中，根据工作的需要，常用的组合逻辑电路已经集成化，做成现成的集成电路芯片，常

4、用的中规模集成组合逻辑电路有编码器、译码器、数据选择器、数据分配器、加法器和数值比较器等。这些集成电路具有通用性好、兼容性强、功耗小、工作稳定可靠等优点。本任务通过仿真测试的方式介绍编码器的工作原理和功能。目录目录知识知识链接链接 把二进制代码按一定规律编排，使每把二进制代码按一定规律编排，使每 组代码具有特定含义组代码具有特定含义(如代表某个数或者某如代表某个数或者某个控制信号个控制信号)称为编码，实现编码逻辑功能的称为编码，实现编码逻辑功能的电路称为编码器。电路称为编码器。目录目录 编码器有若干个输入，在某一时刻只有一个输入信号被转换为二进制代码。例如，8线-3线编码器有8个输入，3位二进

5、制代码输出；10线-4线编码器有10个输入，4位二进制代码输出。目录目录1 1.4 4线线-2-2线编码器线编码器目录目录目录目录图2-3 4线-2线编码器逻辑图目录目录图2-4 改进后的4线-2线编码器逻辑图目录目录2 2.优先编码器优先编码器目录目录目录目录3 3.二二-十进制编码器十进制编码器 将十进制的将十进制的1010个数码个数码0 09 9编成二进制代码的逻辑电路编成二进制代码的逻辑电路称为二称为二-十进制编码器。其工十进制编码器。其工作原理与二进制编码器并无作原理与二进制编码器并无本质区别，现以最常用的本质区别，现以最常用的84218421码编码器为例说明。码编码器为例说明。目录

6、目录1)8421码编码器码编码器因为输入有10个数码，要求有10种状态，而3位二进制代码只有8种状态，所以输出需用4位(2n10，取n=4)二进制代码。这种编码器通常称为10线-4线编码器。设输入的10个数码分别用I0I9表示，输出的二进制代码分别为Y3、Y2、Y1、Y0，采用8421码编码方式，就是在4位二进制代码的16种状态中，取出前面10种状态，后面6种状态去掉，则其真值表见表2-3。目录目录目录目录图2-5 8421码编码器的逻辑图根据逻辑表达式画出逻辑图，如图2-5所示。目录目录2)8421优先编码器优先编码器设编码的优先顺序为I9 I0递降，则8421优先编码器的真值表见表2-4。

7、目录目录 74LS14774LS147和和74LS14874LS148是两种常是两种常用的集成电路优先编码器，它们用的集成电路优先编码器，它们都有都有TTLTTL和和CMOSCMOS的定型产品。以的定型产品。以下分析它们的逻辑功能并介绍其下分析它们的逻辑功能并介绍其应用方法。应用方法。目录目录 （1）8线线-3线优先编码器线优先编码器74LS148的功能见表的功能见表2-5，其芯片引脚图，其芯片引脚图如图如图2-6所示。所示。1.1.8 8线线-3-3线优先编码器线优先编码器74LS14874LS148目录目录图2-6 74LS148的引脚图目录目录 优先编码器74LS148的逻辑符号如图2-

8、7所示，图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高电平有效。图2-7 74LS148的逻辑符号目录目录 （2）优先编码器）优先编码器74LS148的扩展应用。如图的扩展应用。如图2-8所示。所示。图2-8 优先编码器74LS148的扩展应用目录目录2 2.优先编码器优先编码器74LS14774LS147 优先编码器优先编码器74LS14774LS147为为1010线线-4 4线线84218421码优先编码器，其功能码优先编码器，其功能见表见表2 2-6 6，逻辑符号如图，逻辑符号如图2 2-9 9所示。编码器有所示。编码器有9 9个输入信号端和个输入信号端和4 4个输出信号端

9、，均为低电平有效，即当某一个输入端为低电平个输出信号端，均为低电平有效，即当某一个输入端为低电平0 0时，时，4 4个输出端就以低电平个输出端就以低电平0 0的形式输出其对应的的形式输出其对应的84218421编码。输编码。输出的高低排列为由出的高低排列为由Y Y3 3Y Y0 0。当。当9 9个输入全为个输入全为1 1时，时，4 4个输出也全为个输出也全为1 1，代表输入十进制数代表输入十进制数0 0的的84218421编码输出。输入优先级由高至低为编码输出。输入优先级由高至低为I I9 9I I1 1。74LS14774LS147的引脚图如图的引脚图如图2 2-1010所示，其中第所示，其

10、中第1515脚脚NCNC为空脚。为空脚。目录目录目录目录图2-9 74LS147的引脚图图2-10 74LS147的逻辑符号目录目录 例3-1 试用74LS147和适当的门构成输出高电平有效并具有编码输出标志的编码器。由表由表2 2-6 6可知，只要在可知，只要在74LS14774LS147的输出端增加非门就可将输出低电的输出端增加非门就可将输出低电平有效转换为输出高电平有效代码。在输入端均为高电平时，编码输平有效转换为输出高电平有效代码。在输入端均为高电平时，编码输出标志出标志GSGS应为应为1 1，而有低电平信号输入时，则，而有低电平信号输入时，则GSGS应为应为0 0，实现此功能可，实现

11、此功能可由与门来完成，题中所要求的编码器的逻辑电路如图由与门来完成，题中所要求的编码器的逻辑电路如图2 2-1111所示。所示。目录目录图2-11 例3-1的逻辑电路图目录目录目录目录 任务目标任务目标 译码是编码的逆过程。译码是将含有特定含义的二进制代码变换为相应的输出控制信号或者另一种形式的代码。实现译码的电路称为译码器。由于编码和译码的概念均较为抽象，仿真可以变抽象为直观，所以本任务通过仿真测试的方式学习译码器的原理及功能。目录目录知识知识链接链接 译码器可分为两种形式，一种是将一译码器可分为两种形式，一种是将一系列代码转换成与之一一对应的有效信号，系列代码转换成与之一一对应的有效信号，

12、这种译码器称为唯一地址译码器，它常用这种译码器称为唯一地址译码器，它常用于计算机中对存储器单元地址译码，即将每一于计算机中对存储器单元地址译码，即将每一个地址代码转换成一个有效信号，从而选中对个地址代码转换成一个有效信号，从而选中对应的单元；另一种将代码转换成另一种代码，应的单元；另一种将代码转换成另一种代码，所以也称为代码转换器。所以也称为代码转换器。目录目录 把二进制代码的各种状态，按照其原意翻译成对应输出信把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，称为二进制译码器。显然，若二进制译码器的输入号的电路，称为二进制译码器。显然，若二进制译码器的输入端有端有n n个，则输出端

13、为个，则输出端为N=2N=2n n个，且对应于输入代码的每一种状态。个，且对应于输入代码的每一种状态。2 2n n个输出中只有一个为个输出中只有一个为1 1，其余全为，其余全为0 0，称为输出高电平有效；，称为输出高电平有效；2 2n n个输出中只有一个为个输出中只有一个为0 0，其余全为，其余全为1 1，称为输出低电平有效。，称为输出低电平有效。因为二进制译码器可以译出输入变量的全部状态，故又称为变因为二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。量译码器。目录目录1 1.3 3位二进制译码器位二进制译码器 由于由于n=3n=3，即输入的是，即输入的是3 3位位二进制代码二进制

14、代码A A、B B、C C，而，而3 3位二位二进制代码可表示进制代码可表示8 8种不同的状种不同的状态，所以输出的必须是态，所以输出的必须是8 8个译个译码信号。码信号。目录目录2 2.集成集成3 3线线-8-8线译码器线译码器常用的中规模集成二进制译码器有双2线4线译码器、3线-8线译码器、4线-16线译码器等。图2-13(a)为常用的集成译码器74LS138的逻辑符号，其引脚如图2-13(b)所示，它的功能表见表2-7。目录目录图2-13 74LS138的逻辑符号及引脚图目录目录目录目录 例例2-2 用一个用一个3线线-8线译码器实现函数线译码器实现函数 。FXYZXYXYZ (1)(1

15、)将将3 3个使能端按允许译码的条件进行处理，即个使能端按允许译码的条件进行处理，即G G接高电平，接高电平，G G2A2A和和G G2B2B接地。接地。(2 2)将函数将函数F F转换成最小项表达式。转换成最小项表达式。(3 3)将输入变量将输入变量X X、Y Y、Z Z对应变换为对应变换为C C、B B、A A端，并利用摩根端，并利用摩根定律进行变换，可得到定律进行变换，可得到FXYXYZXYZXYZ2367FCBACBACBACBACBA CBA CBA CBAY Y Y Y目录目录 (4 4)将将3 3线线-8 8线译码器输出端线译码器输出端Y Y2 2、Y Y3 3、Y Y6 6、Y

16、 Y7 7接一个与非门，输入端接一个与非门，输入端C C、B B、A A分别接输入信号分别接输入信号X X、Y Y、Z Z，即可实现题目所指定的组合逻辑函，即可实现题目所指定的组合逻辑函数，如图数，如图2 2-1414所示。所示。图2-14 例2-2的逻辑接线图目录目录 二二-十进制译码器的功能是将十进制译码器的功能是将8421BCD8421BCD码码0000000010011001转换为转换为对应对应0 09 9十进制代码的输出信号。这种译码器应有十进制代码的输出信号。这种译码器应有4 4个输入端，个输入端，1010个输出端，它的功能表见表个输出端，它的功能表见表2 2-8 8。其输出为低电

17、平有效。其输出为低电平有效。表表2-82-8中左边是输入的中左边是输入的84218421码，右边是译码输出。输入端码，右边是译码输出。输入端的高低位排列顺序由高到低为的高低位排列顺序由高到低为A A3 3A A0 0。输入的。输入的84218421码中码中1010101011111111共共6 6种状态没有使用，是无效状态，在正常工作状态下不种状态没有使用，是无效状态，在正常工作状态下不会出现，化简时可以作为随意项处理。实际二会出现，化简时可以作为随意项处理。实际二-十进制译码器十进制译码器集成电路芯片在使用时，输入端输入无效代码时，译码器不予集成电路芯片在使用时，输入端输入无效代码时，译码器

18、不予响应。响应。目录目录目录目录图2-15 74LS42引脚图和逻辑符号目录目录 在数字系统中，经常需要将用二进制代码表示的数字、符在数字系统中，经常需要将用二进制代码表示的数字、符号和文字等直观地显示出来。供人们直接读取结果，或用以监号和文字等直观地显示出来。供人们直接读取结果，或用以监视数字系统的工作情况。用来驱动各种显示器件，从而将用二视数字系统的工作情况。用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。数字显示通常由数码显地显示出来的电路，称为显示译码器。数字显

19、示通常由数码显示器和译码器完成。示器和译码器完成。目录目录1 1.数码显示器数码显示器数码显示器按显示方式分为分段式、点阵式和重数码显示器按显示方式分为分段式、点阵式和重叠式，按发光材料分为半导体显示器、荧光显示器、叠式，按发光材料分为半导体显示器、荧光显示器、液晶显示器和气体放电显示器。目前工程上应用较多液晶显示器和气体放电显示器。目前工程上应用较多是分段式半导体显示器，通常称为七段发光二极管显是分段式半导体显示器，通常称为七段发光二极管显示器（示器（LEDLED），以及液晶显示器（），以及液晶显示器（LCDLCD）。）。LEDLED主要用主要用于显示数字和字母，于显示数字和字母，LCDLC

20、D可以显示数字、字母、文字可以显示数字、字母、文字和图形等。和图形等。目录目录图2-16 七段发光二极管显示器符号和电路图目录目录2 2.显示译码器显示译码器驱动共阴极显示器需要输出为高电平有效的显示驱动共阴极显示器需要输出为高电平有效的显示译码器，而共阳极显示器则需要输出为低电平有效的译码器，而共阳极显示器则需要输出为低电平有效的显示译码器。表显示译码器。表2 2-9 9给出了常用的给出了常用的74487448七段发光二极七段发光二极管显示译码器功能表。管显示译码器功能表。目录目录目录目录知识知识拓展拓展1.1.数据旋转器及用法数据旋转器及用法 数据选择器又称为多路选择器或多路开关，它是多输

21、入数据选择器又称为多路选择器或多路开关，它是多输入单输出的组合逻辑电路。其作用是通过选择，把多个通道的单输出的组合逻辑电路。其作用是通过选择，把多个通道的数据传送到唯一的公共数据通道中去。实现数据选择功能的数据传送到唯一的公共数据通道中去。实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关，四选一数据选择器的功能示意图如图多掷开关，四选一数据选择器的功能示意图如图2 2-1818所示。所示。在选择控制变量在选择控制变量A A1 1、A A0 0的作用下，选择输入数据的作用下，选择输入数据D D0 0D D3 3中的

22、中的某一个为输出数据某一个为输出数据Y Y。目录目录图2-18 四选一数据选择器功能示意图目录目录1)74LS151集成电路数据集成电路数据选择器选择器 74LS151是常用的集成八选一数据选择器，它有3个地址输入端A2、A1、A0，可选择D0D8共8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其引脚图如图2-19所示，功能表见表2-10。该电路的输入使能端G为低电平有效。图2-19 74ls151引脚图目录目录目录目录输出Y的表达式为7i 0iiYDm 其中其中,mi为为A2、A1、A0的最小项，的最小项，D0D7为为8个输入数据。个输入数据。例如，当例如，当A2A1A0=01

23、0时，根据最小项性质，只有时，根据最小项性质，只有m2=1，其余都，其余都为为0，所以，所以Y=D2，即，即D2的数据传送到输出端。的数据传送到输出端。目录目录2)数据选择器的用法数据选择器的用法 数据选择器的芯片种类很多，常用的有2选1数据选择器，如74157；4选1数据选择器，如74153；8选1数据选择器，如74151；16选1数据选择器，如74150。数据选择器除了用来传送数据外，还可用于组合逻辑函数的实现。目录目录 引例引例 解析解析目录目录 例例2-3 试用试用8选选1数据选择器数据选择器74LS151实现逻辑实现逻辑函数函数。YABC ABC ABC ABC 根据根据74LS15

24、174LS151数据选择器的功能，有数据选择器的功能，有 ，如果将函数中包含，如果将函数中包含的最小项所对应的数据输入端接逻辑的最小项所对应的数据输入端接逻辑1 1，其他数据输入端接逻辑，其他数据输入端接逻辑0 0，就，就可用数据选择器实现该逻辑函数。将逻辑函数的最小项表达式转换为可用数据选择器实现该逻辑函数。将逻辑函数的最小项表达式转换为与与74LS15174LS151选择器对应的输出形式为选择器对应的输出形式为 显然，显然，D D3 3、D D4 4、D D6 6、D D7 7应接应接1 1，式中没有出现的最小项其控制的输，式中没有出现的最小项其控制的输入数据端入数据端D D0 0、D D

25、1 1、D D2 2、D D5 5应接应接0 0，由此画出逻辑图如图，由此画出逻辑图如图2 2-2020所示。所示。33446677Ym Dm Dm Dm D7i 0iiYDm目录目录图2-20 例2-3的逻辑图目录目录 例例2-4 试用试用8选选1数据选择器数据选择器74LS151实现逻辑函数实现逻辑函数。LXYZXYZXY 把已知函数转换为最小项表达式为把已知函数转换为最小项表达式为 再转换为与再转换为与74LS15174LS151选择器对应的输出形式为选择器对应的输出形式为 由此画出逻辑图如图由此画出逻辑图如图2-212-21所示。所示。在用数据选择器实现组合逻辑函数的时候，还可以用画卡

26、诺图的在用数据选择器实现组合逻辑函数的时候，还可以用画卡诺图的方式来帮助实现。方式来帮助实现。LXYZXYZXYZXYZ33556677Lm Dm Dm Dm D目录目录图2-21 例2-4的逻辑图目录目录 例例2-5 用数据选择器实现逻辑函数用数据选择器实现逻辑函数 。,0,3,4,5,9,10,11,12,13F ABC Dm 函数函数F F的输入变量有的输入变量有4 4个，可选用个，可选用8 8选选1 1数据选择器数据选择器74LS15174LS151。设分别用设分别用8 8选选1 1数据选择器的数据选择器的3 3个地址变量个地址变量A A2 2、A A1 1、A A0 0表示函数表示函

27、数F F的输的输入变量入变量A A、B B、C C，即设，即设A A2 2=A=A、A A1 1=B=B、A A0 0=C=C。分别以分别以A A、B B、C C为变量画出函数为变量画出函数F F的卡诺图，以及以的卡诺图，以及以A A2 2、A A1 1、A A0 0为变为变量画出量画出8 8选选1 1数据选择器数据选择器74LS15174LS151的卡诺图，如图的卡诺图，如图2-222-22所示。所示。图2-22 例2-5的卡诺图目录目录 比较函数比较函数F F的卡诺图和的卡诺图和74LS15174LS151的卡诺图，显然两者相等的条件是的卡诺图，显然两者相等的条件是 D D0 0=D=D

28、D D1 1=D=D D D2 2=1=1 D D3 3=0=0 D D4 4=D=D D D5 5=1=1 D D6 6=1=1 D D7 7=0=0 根据以上表达式，画出用根据以上表达式，画出用74LS15174LS151实现该函数的连线图，如图实现该函数的连线图，如图2 2-2323所示所示。图2-23 例2-5的逻辑连接图目录目录2 2.数据分配器及用法数据分配器及用法 在数据传送中，有时需要将某一路数据分配在数据传送中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为到不同的数据通道上，实现这种功能的电路称为数据分配器，也称为多路分配器。数据分配器的数据分配器，也称

29、为多路分配器。数据分配器的逻辑功能是将逻辑功能是将1 1个输入数据传送到多个输出端中个输入数据传送到多个输出端中的的1 1个输出端，具体传到那一个输出端，是由一个输出端，具体传到那一个输出端，是由一组选择控制信号确定的。组选择控制信号确定的。目录目录1)1路路-4路数据分配器路数据分配器 图2-24所示为4路数据分配器的功能示意图，图中S相当于一个由信号A1A0控制的单刀多掷输出开关，输入数据D在地址输入A1A0控制下，传送到输出Y0Y3不同数据通道上。例如，A1A0=01，开关S合向Y1，输入数据D被传送到Y1通道上。图2-24 4路数据分配器的功能示意图目录目录2)集成数据分配器及应用集成

30、数据分配器及应用 目前，市场上没有专用的数据分配器器件，实际使用中，通常用译码器来实现数据分配的功能。例如，用74138译码器可以实现8路数据分配的功能，其逻辑原理如图2-25所示。图2-25 8路数据分配器逻辑原理目录目录目录目录 数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送，这种数据传送系统可以极大的简化电路的导线数量，从而提高整体电路的稳定性，因此在实际应用电路中得到广泛的使用。图2-26所示是用8选l数据选择器74LS151和8路数据分配器74LS138构成的8路数据传送系统。该系统的工作原理是，系统中的74LS151将8位并行

31、数据变成串行数据发送到单传输线上，接收端再用74LS138将串行数据分送到8个输出通道。数据选择器和数据分配器的选择控制端并联在一起，以实现两者同步。需要注意的是，74LS138用作数据分配器时，3个选通控制端中，G2B用作数据输入端(低电平有效)，G1和G2A仍用作选通控制端，为了满足选通控制条件，需使G1=1、G2A=0。案例案例目录目录图2-26 多路数据的分时传送系统目录目录1 1.加法器及用法加法器及用法 计算机完成各种复杂运算的基础是算计算机完成各种复杂运算的基础是算术加法运算，因为算术中的加、减、乘、术加法运算，因为算术中的加、减、乘、除四则运算，在数字电路中往往是将其转除四则运

32、算，在数字电路中往往是将其转换为加法运算来实现的，所以加法运算是换为加法运算来实现的，所以加法运算是运算电路的核心。能实现二进制加法运算运算电路的核心。能实现二进制加法运算的逻辑电路称为加法器。的逻辑电路称为加法器。目录目录1)半加器半加器 两个1位二进制数相加，若只考虑了两个加数本身，而没有考虑由低位来的进位，称为半加，实现半加运算的逻辑电路称为半加器。半加器的逻辑关系真值表见表2-12，其中A和B分别是被加数及加数，S表示和数，C表示进位数。由真值表可得出逻辑表达式为SABABABcAB目录目录图2-27 半加器的逻辑图及符号目录目录2)全加器全加器 全加器能进行加数、被加数和低位来的进位

33、信号相加，并根据求和结果给出该位的进位信号。能对两个1位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。根据全加器的功能，可列出它的真值表，见表2-13。其中Ai和Bi分别是被加数及加数，Ci-1为相邻低位来的进位数，Si为本位和数(称为全加和)，Ci为向高位的进位数。目录目录目录目录图2-28 全加器的逻辑图及符号目录目录3)加器加器 实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。（1）串行进位加法串行进位加法器器把把n位全加器串联起来，低位全加器串联起来，低位全加器的进位输出连位全加器

34、的进位输出连接到相邻的高位全加接到相邻的高位全加器的进位输入，便器的进位输入，便构成了构成了n位的串位的串行进位加法器。如行进位加法器。如图图2-29所示为所示为4位位串行进位加法器的逻串行进位加法器的逻辑图。辑图。（2 2）超前进位加法器超前进位加法器了提高运算速度，在逻辑设计了提高运算速度，在逻辑设计上采用超前进位的方法，即每上采用超前进位的方法，即每一位的进位根据各位的输入同一位的进位根据各位的输入同时预先形成，而不需要等到低时预先形成，而不需要等到低位的进位送来后才形成。位的进位送来后才形成。目录目录图2-29 4为位串行进位加法器目录目录图2-30 74LS283的引脚及符号目录目录

35、图2-31 16位加法器目录目录 （3）加法器的应用。3 184218421码转换成余码转换成余3 3码。由余码。由余3 3码的定义可知，余码的定义可知，余3 3码比相应的码比相应的84218421码多码多3(0011)3(0011)。为了实现这种转换，用一个。为了实现这种转换，用一个4 4位加法器即可。位加法器即可。只要在只要在4 4位加法器的输入端位加法器的输入端A A3 3、A A2 2、A A1 1、A A0 0输入输入84218421码，在输入端码，在输入端B B3 3、B B2 2、B B1 1、B B0 0输入常数输入常数00110011，进位输入端，进位输入端C Ci i置置0

36、 0，则在输出端，则在输出端S S3 3、S S2 2、S S1 1、S S0 0得到余得到余3 3码，如图码，如图2 2-3232所示。所示。目录目录图2-32 8421码转换成余3码示意图目录目录3 2用两片用两片74LS28374LS283构成构成8 8位二进制数加法器。按照加法的规则，位二进制数加法器。按照加法的规则，低四位的进位输出低四位的进位输出CoCo应接高四位的进位输入应接高四位的进位输入C Ci i，而低四位的进位，而低四位的进位输入应接输入应接0 0。8 8位二进制数加法器逻辑图如图位二进制数加法器逻辑图如图2 2-3333所示。所示。图2-33 8位二进制数加法器逻辑图目

37、录目录2 2.数值比较器及用法数值比较器及用法目录目录1)1位数值比较器位数值比较器1位数值比较器是多位数值比较器的基础。当A和B都是1位二进制数时，它们的取值和比较结果可由1位数值比较器的真值表来表示，见表2-14。目录目录图2-33 1位数值比较器逻辑图目录目录2)集成数值比较器集成数值比较器74LS85集成数值比较器74LS85是4位数值比较器。两个4位数的比较是从A的最高位A3和B的最高位B3进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。若最高位A3=B3，则再比较次高位A2和B2，以此类推。显然，如果两数相等，那么比较步骤必须进行到最低位才能得到结果。74LS85

38、功能见表2-15。目录目录目录目录图2-35 74LS85的引脚图目录目录3)数值比较器数值比较器的应用的应用 例例2-6 试用数值比较器实现表试用数值比较器实现表2-16所示逻辑函数。所示逻辑函数。根据题意，用两片74LS85构成八位数值比较器如图2-36所示。74LS85(C0)为低四位数值比较器，级联输入端IAB、IAB、IA=B分别接IAB=IAB=0，IA=B=1，其输出端FAB、FAB、FA=B分别接高四位数值比较器74LS85(C1)的级联输入端IAB、IAB、IA=B，74LS85(C1)的输出端FAB、FAB，输出端输出为“1”，晶体管9013饱和导通，蜂呜器发出报警声音，即当检测温度大于98 时报警器报警。知道该电路的工作原理以后，就可以自行设计检测温度在0 255 间任一温度的报警电路了。案例案例数值比较器的应用（温度报警器电路）目录目录图2-38 温度报警器电路逻辑图目录目录目录目录谢谢观看/欢迎下载BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES.BY FAITH I BY FAITH