数字电子技术逻辑门电路

《数字电子技术逻辑门电路》由会员分享，可在线阅读，更多相关《数字电子技术逻辑门电路（51页珍藏版）》请在装配图网上搜索。

1、 集成逻辑门电路 逻辑门电路 集成逻辑门电路 引引 言言实现逻辑函数的实际基本器件实现逻辑函数的实际基本器件集成逻集成逻辑门电路。掌握门电路的逻辑功能和熟悉它们辑门电路。掌握门电路的逻辑功能和熟悉它们的电气特性，是学习数字逻辑的基本要求。的电气特性，是学习数字逻辑的基本要求。本章分为两个层次介绍，第一层次先介绍本章分为两个层次介绍，第一层次先介绍门电路的逻辑功能和应用，基本开关器件（二门电路的逻辑功能和应用，基本开关器件（二极管、三极管、极管、三极管、COMSCOMS）的开关特性，熟悉器件）的开关特性，熟悉器件的外部特性。的外部特性。第二层次关注门电路内部结构、工作原理第二层次关注门电路内部结

2、构、工作原理和电气特性，对于数字系统设计来说，能保证和电气特性，对于数字系统设计来说，能保证系统工作正确和可靠。系统工作正确和可靠。集成逻辑门电路 引引 言言熟悉基本开关器件（二极管、三熟悉基本开关器件（二极管、三极管、极管、COMSCOMS）的开关特性，这是门电）的开关特性，这是门电路的工作基础。路的工作基础。在学习门电路时，注重门电路的在学习门电路时，注重门电路的逻辑功能和应用，掌握常用器件类型逻辑功能和应用，掌握常用器件类型的外部特性。对其内部电路只作一般的外部特性。对其内部电路只作一般介绍。介绍。集成逻辑门电路 数字电路中，高、低电平均是一个许可范围。数字电路中，高、低电平均是一个许可

3、范围。输出输出高电平高电平+VDD VOH(min)VOL(max)0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min)VIL(max)+VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI vO vI 驱动门驱动门G1 负载门负载门G2 1 1 正逻辑：正逻辑：高电平高电平逻辑逻辑1；低电平低电平逻辑逻辑0 集成逻辑门电路 半导体二极管：最基本的开关元件。半导体二极管：最基本的开关元件。在数字电路中最常用的是在数字电路中最常用的是开关二极管。开关二极管。基本特性：单向导电性。基本特性：单向导电性。外加正向电压外加正向电压导通；导通；外加反向电压外

4、加反向电压截至截至符号：符号：uD 正极正极负极负极1k?5V5mA1k-5VI=0实物图实物图 集成逻辑门电路(1)(1)加正向电压加正向电压V VF F时，二极管导通，管压降时，二极管导通，管压降V VD D可忽略。二极可忽略。二极管相当于一个闭合的开关。管相当于一个闭合的开关。二极管的静态特性二极管的静态特性DRLFFVIFKFRVLI 集成逻辑门电路(2)(2)加反向电压加反向电压V VR R时，二极管截止，反向电流时，二极管截止，反向电流I IS S可忽略。二可忽略。二极管相当于一个断开的开关。极管相当于一个断开的开关。LKVRRDLRVSRIuDiD0V理想二极管理想二极管伏安特性

5、伏安特性 集成逻辑门电路 实际的硅二极管正向导通时，存在实际的硅二极管正向导通时，存在一个一个0.7V0.7V的门槛电压（锗二极管为的门槛电压（锗二极管为0.3V),0.3V),其伏安特性曲线为：其伏安特性曲线为：uDiD0.7V实际硅二极实际硅二极管伏安特性管伏安特性DRLFFVIFKFRVLIUD=0.7V（无能源输出）（无能源输出）集成逻辑门电路 可见，二极管在电路中表现为一个可见，二极管在电路中表现为一个受外加电压受外加电压vi控制的开关控制的开关。当外加电压当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的为一脉冲信号时，二极管将随着脉冲电压的变化在变化在“开开”态与态与“关关”态

6、之间转换。这个转换过程就态之间转换。这个转换过程就是二极管开关的是二极管开关的动态特性动态特性。用软件演示二极管开关特性用软件演示二极管开关特性 集成逻辑门电路 +VCC(+5V)R 3k F D1 A D2 B 5V 0V A B F&A B F 0 0 0 1 1 0 1 1 0 0 0 1 F=AB 集成逻辑门电路 A D1 B D2 5V 0V F R 3k A B F 1 A B F 0 0 0 1 1 0 1 1 0 1 1 1 F=A+B 集成逻辑门电路 e b NPN型三极管 c e b PNP 型三极管 c 初步认识三极管初步认识三极管双极型三极管（双极型三极管（BJT）分类

7、：分类：根据制作结构分为根据制作结构分为NPN型和型和PNP型；型；根据制作材料分为硅根据制作材料分为硅材料和锗材料。材料和锗材料。三极管的三个极：发射极（三极管的三个极：发射极（e）、基极（）、基极（b）、集电极（）、集电极（c）三极管有两个三极管有两个PN结：发射结（结：发射结（ej）、集电结（）、集电结（cj）发射结发射结集电结集电结 集成逻辑门电路 ui iB e Rb b+VCC iC uo 工作原理电路 Rc c 集成逻辑门电路 RbRc+VCCbce0.7V0.3VRbRc+VCCbce截止状态截止状态饱和状态饱和状态三极管工作在开关状态的等效电路三极管工作在开关状态的等效电路v

8、ivivovo 集成逻辑门电路 三极管反相器（非门）的工作情况三极管反相器（非门）的工作情况输入输入(A)输出输出(F)VI（V）VO（V）0.3V5V5V0.3V+V-T123100kRCCRVbI（+12V）VCO10k50k4.7k+5VFA01输输 入入10输输 出出非逻辑真值表非逻辑真值表 A F 1 集成逻辑门电路 0V5VL5V+V+VDDDD1213kRR3k2CC（+5V）（+5V）CCp（1 1）在多个门串接使用时，会出现低电平偏离标准数值）在多个门串接使用时，会出现低电平偏离标准数值的情况。的情况。（2 2）负载能力差。）负载能力差。0.7V1.4VRL 集成逻辑门电路

9、解决办法：解决办法：将二极管与门（或门）电路和三极管非门电路组将二极管与门（或门）电路和三极管非门电路组合起来。合起来。LBA+VD123D1kTP（+5V）1R2Rc3kCCRbDD5R14.7k4F 集成逻辑门电路 FA B C工作原理：工作原理：（1）当）当A、B、C全接为高电平全接为高电平5V时，二极管时，二极管D1D3都截止，而都截止，而D4、D5和和T导通，且导通，且T为为饱和饱和导通导通，VL=0.3V=0.3V，即输出低电平。，即输出低电平。（2）A、B、C中只要有一个为低电平中只要有一个为低电平0.3V时，则时，则VP1V，从而使，从而使D4、D5和和T都截止，都截止，VL=

10、VCC=5V，即输出高电平。，即输出高电平。所以该电路满足与非逻辑关系，即：所以该电路满足与非逻辑关系，即：+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1F 集成逻辑门电路 FA B C工作原理：工作原理：（1）当）当A、B、C全接为高电平全接为高电平5V时，二极管时，二极管D1D3都截止，而都截止，而D4、D5和和T导通，且导通，且T为为饱和饱和导通导通，VL=0.3V=0.3V，即输出低电平。，即输出低电平。（2）A、B、C中只要有一个为低电平中只要有一个为低电平0.3V时，则时，则VP1V，从而使，从而使D4、D5和和T都截止，都截止，VL=VCC=5

11、V，即输出高电平。，即输出高电平。所以该电路满足与非逻辑关系，即：所以该电路满足与非逻辑关系，即：+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1F 集成逻辑门电路+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1C+VBA（+5V）NNNNPPPPCCRb1+V13b1（+5V）T1CRBACC引子引子：集成逻辑门电路+VV12312312313DTRC输入级输出级中间级T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（+5V）e24k130 集成逻辑门电路 1 1、输入全为高电平、输入全为高电平3.63.6

12、V时。时。T2 2、T3 3饱和导通，饱和导通，V3.6V+V123D12312313Rb11K1.6k2RCC4k1（+5V）4TB饱和RRCe2TT130截止o饱和3倒置状态c4截止c2TA实现了与非门的逻实现了与非门的逻辑功能之一：辑功能之一：输入全为高电平时，输入全为高电平时，输出为低电平输出为低电平。由于由于T2 2饱和导通，饱和导通，VC2C2=1=1V。T4 4和二极管和二极管D都截止。都截止。由于由于T3 3饱和导通，输出电压为：饱和导通，输出电压为：VO O=VCES3CES30.30.3V2.1V1.4V0.7V1V0.3V 集成逻辑门电路 该发射结导通，该发射结导通，VB

13、1 1=1=1V。T2 2、T3 3都截止。都截止。2 2、输入有低电平、输入有低电平0.30.3V 时。时。3.6V0.3VV+V123123123D131.6k4kTCT1k截止e2导通饱和4o截止T130Rb12导通TRRBCC3c21ARc4 实现了与非门的逻辑实现了与非门的逻辑功能的另一方面：功能的另一方面：输入有低电平时，输入有低电平时，输出为高电平输出为高电平。忽略流过忽略流过RC2 2的电流，的电流，VB4B4VCCCC=5=5V 。由于由于T4 4和和D导通，所以：导通，所以：VO OVC CC C-VBE4BE4-VD D =5-0.7-0.7=3.6=5-0.7-0.7=

14、3.6（V）FA B C综合上述两种情况，综合上述两种情况，该电路满足与非的该电路满足与非的逻辑功能，即：逻辑功能，即：1V5V4.3V3.6V 集成逻辑门电路 L+V12313123D12312313R3T1AT2AT1BT2BABTT34CCRRRR1B241AAL=A+BB1 集成逻辑门电路+VL1231231312312313DB21A1BBRCC24RTRT1B1ATTT2B2AR332A1TR41A 集成逻辑门电路 74LS00 的引脚排列图VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 874LS20 1

15、2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引脚排列图 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00内含4个2输入与非门，74LS20内含2个4输入与非门。集成逻辑门电路 74LS04内含6个反相器，74LS02内含4个2输入或非门。14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND6 反相器 74LS04 的引脚排列图+VCC 14 13 12 11 10 9

16、 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02 的引脚排列图+VCC 集成逻辑门电路 74LS51内含2个4-2输入与或非门 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引脚排列图VCCDCBAY 集成逻辑门电路 74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基础上

17、改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。集成逻辑门电路 74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传

18、输时间tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。集成逻辑门电路 MOS MOS管分类管分类PMOSPMOS管管:结构简单，工作速度低，负电源工作。结构简单，工作速度低，负电源工作。NMOSNMOS管管:工艺复杂，正电源工作工艺复杂，正电源工作。CMOSCMOS管管:PMOSPMOS管和管和N

19、MOSNMOS管组成互补电路。管组成互补电路。工作区工作区TTL:截止截止 放大放大 饱和饱和CMOS:截止截止 饱和饱和 非饱和非饱和相当开关电路相当开关电路:断开断开 接通接通MOSMOS是金属是金属-氧化物氧化物-半导体场效应管的简称半导体场效应管的简称 集成逻辑门电路 VNDSGSDGVPPMOS管管NMOS管管VGSVTP 时导通时导通取取:VTP=2VVGSVTN 时导通时导通取取:VTN=2V即即:|VGS|VTP|=2V 时导通时导通栅极栅极源极源极漏极漏极 集成逻辑门电路 NMOS管驱动管管驱动管PMOS管负载管管负载管VDDAFSPDNGPVPVNDPSNGN漏极相连做输出

20、端漏极相连做输出端PMOSPMOS管的衬底总是接到电路管的衬底总是接到电路的最高电位的最高电位NMOSNMOS管的衬底总是接到电路管的衬底总是接到电路的最低电位的最低电位柵极相连做柵极相连做输入端输入端电路电路 集成逻辑门电路 A=1导通导通截止截止V=0V即即F0VDDAFVPVN工作原理工作原理设设VDD10V，A1时，时，VA10V A0时，时，VA0 VVgsP=0 VVgsN=10 V 集成逻辑门电路 A=0截止截止导通导通V=10V即即F1VDDAFVPVN设设VDD10V，A1时，时，VA10V A0时，时，VA0 VVgsP=10 VVgsN=0 VA VP VN F 0 导通

21、导通 截止截止 1 1 截止截止 导通导通 0 结论：结论：集成逻辑门电路 VDDVP2VP1VN2VN1ABFCMOS与非门电路与非门电路负载管并联负载管并联驱动管串联驱动管串联 集成逻辑门电路 VDDVP2VP1VN2VN1ABFA=0,B=0:设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 VVgsP1=VgsP2=10 VVgsN1=VgsN2=0 VVN1、VN2：截止：截止VP1、VP2：导通：导通F=1001 集成逻辑门电路 VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 V011A=0,B=

22、0:VN1、VN2：截止：截止VP1、VP2：导通：导通F=1A=0,B=1:VN2、VP1：截止：截止VN1、VP2：导通：导通F=1 集成逻辑门电路 VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 VA=0,B=0:VN1、VN2：截止：截止VP1、VP2：导通：导通F=1A=0,B=1:VN1、VP2：截止：截止VP1、VN2：导通：导通F=1101A=1,B=0:VP2、VN1：截止：截止VN2、VP1：导通：导通F=1 集成逻辑门电路 VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB

23、0时，时，VAVB0 V110A=1,B=1:VP1、VP2：截止：截止VN1、VN2：导通：导通F=0A=0,B=0:VN1、VN2：截止：截止VP1、VP2：导通：导通F=1A=0,B=1:VN1、VP2：截止：截止VP1、VN2：导通：导通F=1A=1,B=0:VP2、VN1：截止：截止VN2、VP1：导通：导通F=1 集成逻辑门电路 电路：电路：VDDVP2VP1VN2VN1ABF负载管串联负载管串联驱动管并联驱动管并联 集成逻辑门电路 VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 VA=0,B=0:VP1、VP2：导通：

24、导通F=1VN1、VN2：截止：截止VgsN1=VgsN2=0 VVgsP1=VgsP2=10 V001 集成逻辑门电路 VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 VA=0,B=0:VP1、VP2：导通：导通F=1VN1、VN2：截止：截止010A=0,B=1:VN1、VP2：截止：截止VP1、VN2：导通：导通F=0 集成逻辑门电路 VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 V100A=0,B=0:VP1、VP2：导通：导通F=1VN1、VN2：截止：截止A

25、=0,B=1:VN1、VP2：截止：截止VP1、VN2：导通：导通F=0A=1,B=0:F=0VP1、VN2：截止：截止VN1、VP2：导通：导通 集成逻辑门电路 VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 V110A=0,B=0:VP1、VP2：导通：导通F=1VN1、VN2：截止：截止A=0,B=1:VN1、VP2：截止：截止VP1、VN2：导通：导通F=0A=1,B=0:F=0VP1、VN2：截止：截止VN1、VP2：导通：导通A=1,B=0:VP1、VN2：截止：截止VN1、VP2：导通：导通F=0 集成逻辑门电路 _F

26、AB逻辑关系逻辑关系:A B VP1 VP2 VN1 VN2 F 0 0 导通导通 导通导通 截止截止 截止截止 10 1 导通导通 截止截止 截止截止 导通导通 01 0 截止截止 导通导通 导通导通 截止截止 01 1 截止截止 截止截止 导通导通 导通导通 0负载管负载管驱动管驱动管 集成逻辑门电路 TTLTTL门使用注意事项门使用注意事项 集成逻辑门电路 二、闲置输入端的处理二、闲置输入端的处理1 1、闲置输入端不允许悬空。、闲置输入端不允许悬空。2 2、对于与门和与非门，闲置输入端应接正电源或高电平；对于或门和或非门，、对于与门和与非门，闲置输入端应接正电源或高电平；对于或门和或非门

27、，闲置输入端应接地或低电平。闲置输入端应接地或低电平。3 3、闲置输入端不宜与使用输入端并联使用，因为这样会增大输入电容。从而使、闲置输入端不宜与使用输入端并联使用，因为这样会增大输入电容。从而使电路的工作速度下降。但在工作速度很低的情况下，允许输入端并联使用。电路的工作速度下降。但在工作速度很低的情况下，允许输入端并联使用。一、电源电压一、电源电压 1 1、CMOSCMOS电路的电源电压极性不可接反，否则，可能会造成电路永久电路的电源电压极性不可接反，否则，可能会造成电路永久性失效。性失效。2 2、CC400CC400系列的电源电压可在系列的电源电压可在315V315V的范围内选择，但最大不

28、允许超的范围内选择，但最大不允许超过极限值过极限值18V18V。电源电压选择得越高，抗干扰能力越强。电源电压选择得越高，抗干扰能力越强。3 3、高速、高速CMOSCMOS电路，电路，HCHC系列的电源电压可在系列的电源电压可在26V26V的范围内选用，的范围内选用，HCTHCT系列系列的电源电压在的电源电压在4.55.5V4.55.5V的范围内选用。但最大不允许超过极限值的范围内选用。但最大不允许超过极限值7V7V。4 4、在进行、在进行CMOSCMOS电路实验，或对电路实验，或对CMOSCMOS数字系统进行调试、测量时，应先接数字系统进行调试、测量时，应先接入直流电源，后接信号源；使用结束时

29、，应先关信号源，后关直流电源。入直流电源，后接信号源；使用结束时，应先关信号源，后关直流电源。CMOSCMOS门的使用注意事项门的使用注意事项 集成逻辑门电路 四、其他注意事项四、其他注意事项 1 1、焊接时，电烙铁必须接地良好，必要时，可将电烙铁的电源插、焊接时，电烙铁必须接地良好，必要时，可将电烙铁的电源插头拔下，利用余热焊接。头拔下，利用余热焊接。2 2、集成电路在存放和运输时，应放在导电容器或金属容器内。、集成电路在存放和运输时，应放在导电容器或金属容器内。3 3、组装、调试时，应使所有的仪表、工作台等有良好的接地。、组装、调试时，应使所有的仪表、工作台等有良好的接地。三、输出端的连接

30、三、输出端的连接 1 1、输出端不允许直接与电源或地相连。因为电路的输出级通常、输出端不允许直接与电源或地相连。因为电路的输出级通常为为CMOSCMOS反相器结构，这会使输出级的反相器结构，这会使输出级的NMOSNMOS管或管或PMOSPMOS管可能因电流过大管可能因电流过大而损坏。而损坏。2 2、为提高电路的驱动能力，可将同一集成芯片上相同门电路的、为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入端、输出端并联使用。输入端、输出端并联使用。3 3、当、当CMOSCMOS电路输出端接大容量的负载电容时，流过管子的电流电路输出端接大容量的负载电容时，流过管子的电流很大，有可能使管子损坏。因此，需在输出端和电容之间串接一个限很大，有可能使管子损坏。因此，需在输出端和电容之间串接一个限流电阻，以保证流过管子的电流不超过允许值。流电阻，以保证流过管子的电流不超过允许值。CMOSCMOS门的使用注意事项门的使用注意事项 集成逻辑门电路 二极管图片二极管图片 集成逻辑门电路 三极管图片三极管图片