硬连线控制器的设计

《硬连线控制器的设计》由会员分享，可在线阅读，更多相关《硬连线控制器的设计（7页珍藏版）》请在装配图网上搜索。

1、计算机组成原理程序设计题目：硬连线控制器的设计班级：学号：姓名：完成日期： 2009年6月22日一、课程设计目的通过硬连线控制器以及其协作工作环境的设计，融会贯通教材上的内容，掌握计算 计各功能模块的的工作原理，相互联系和来龙去脉，完整地建立计算机的整机概念。通 过具体的动手操作，理论知识运用到具体硬件上，来激发学生的学习热情和主动性，培 养学生的独立工作能力，自学查找相关资料的能力，培养学生的相互协作能力；在具体 的时间活动中，将所学的知识综合运用，增长才干，并积累经验。培养严谨的科研作风，使学生利用先修课和计算机组成原理课程的理论知识和实验 技能。在该课程所涉及的工程技术范围内，创造性地完

2、成部件以及系统的分析、设计、 组装和调试，从而加深学生对计算机组成原理课程内容的理解和掌握。二、课程设计的内容（1）按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬连线控 制器的模型计算机。（2）根据设计图纸，在通用实验台上进行组装，并调试成功（3）在组装成功的基础上，整理出设计图纸和其他文件，包括： 1总框图（数据通路图）2硬连线控制器逻辑模块图3硬连线控制流程图4元件排列图5设计说明书6调试小结三、课程设计的步骤（1） 系统指令格式特点本机模型字长为 8 位，要求系统支持单字长指令和双字长指令，因此指令应是 8 位。为了简便，此设计选择 8 条具有代表性的指令，刚好指令的操作码

3、部分 只需要 3 位确定，寻址放式包括立即数寻址方式、寄存器寻址方式、存储器直 接读写1ADD RI，RJ格式7 5 4 3 2 1 0000不用RIRJ功能：RI e RI+RJ2SUB RI，RJ 格式7 5 4 3 2 1 0001不用RIRJ功能：RieRI-RJ3AND RI，RJ 格式7 5 4 3 2 1 0010不用RIRJ功能：RieRlARJ4LDR Ri，D格式5STR Ri，D格式 7 5 4 3 2 1 0100Ri不用D功能：M (D)-(Ri)6JMP D格式 7 5 4 3 2 1 01 01Ri不用D功能：无条件转移PC - D7OUT Ri，Mj格式 7 5

4、 4 3 2 1 01 1 0RiMj功能：(M j)- Ri8 TEST RI，RJ格式 7 5 4 3 2 1 0111RIRJ功能： RI RI OR RJ其中RI, RJ是4个通用寄存器，有2位决定。D为立即数。MJ为断口地址（2）总体设计硬连线控制器由程序计数器PC,指令寄存器IR，时序控制信号产生部件，脉冲源、 起停控制逻辑和节拍发生器组成。下面分别对这些部件的设计做描述1程序计数器 程序计数器保存一条指令在内存中的地址，用于到内存指定单元读取读取指令 它具有自行增值（形成相邻的下一条指令的地址）和接受下一条要执行指令的 地址的功能（转移指令）。在硬件中，它就是一个寄存器2指令寄存

5、器 指令寄存器用于暂时保存从内存中读取的指令并提供操作码信息作为控制信号 产生的条件到时序信号发生部件。也是用一个寄存器实现这个功能。寄存器位 数由指令的位数决定。在本模型中，用的是16位3节拍发生器 节拍发生器是多位触发器的输出信号的不同组合状态，来标志每条指令的不同 执行步骤4时序信号产生部件 它依据指令的操作码，指令执行步骤作为输入，使用大量组合逻辑门电路来形成并提供出计算机各部件当前时刻要用到的控制信号。设计过程中要列出每个 控制信号的逻辑表达式，再对全部的控制信号的逻辑表达式进行综合化简，得 到最尽量可能简单的逻辑实现，有利于提高机器的运算速度和降低成本 总体数据通路图路下作数传输给

6、通用寄存器，然后再传输给数据缓冲寄存器，经过运算器运算，将结果返回到数 据总线。另外，执行算术逻辑指令时，先将第一个操作数由通用寄存器Ri送至缓冲寄存器 DR”然后再由通用寄存器R.取第二个操作数送至缓冲寄存器DR2,之后送往ALU进行运 算。显然，执行一条算术逻辑指令的时间相应要长一些。(3)控制流程设计为了简化节拍发生器的逻辑实现，首先应划分基本指令的执行步骤和安排每个步骤所 执行的处理功能的设计，得到的设计结果。本模型机指令执行流程图如下由于读取指令和检查有无中断请求是2个公操作,所以可以把他们独立的设计成两个执行步 骤，对于本模型中的10条指令，（1）加法，减法指令是寄存器寻址方式操作

7、，指令执 行步骤是一样的，只是加减的区别（2） LDR指令是写寄存器指令，为寄存器寻址方式 （3） STR为读寄存器指令，也为寄存器寻址方式（4） JMP指令是立即数寻址方式指 令，跳转指令（5）与或运算指令：寄存器寻址方式，执行两个数的与或运算，将结果 保存在某个寄存器中（4）硬连线控制器设计1.结构框图MACH4器件用来产生由设计者自己实现的已有指令所使用的全部时序控制信 号，而7片GAL器件用来产生由实验者扩展的新的指令所使用的全部时序控制 信号。MACH4和GAL器件的内部都由“与-或”两级组合逻辑门电路组成，并 且运行于组合逻辑方式，它们的输入主要是指令寄存器的的操作码，节拍发生 器的状态编码，输出的全部时序控制信号。跟1T嗣州4宅器minjr.I.L.ZHC那猊赴辿四、总结这次实验分两个主要的部分，一是指令系统的设计，一是硬件图的设计。为了简化设计, 其中的指令只选取了很少的一部分。在这次设计中我深深地体会到课堂中学过知识的不够, 充分地体现了实践的重要性。设计的过程中，有很多东西都是直接往上套的，没有自己的创 意，这是比较遗憾的地方。