《《可编程逻辑器件》课程设计指导书》由会员分享，可在线阅读，更多相关《《可编程逻辑器件》课程设计指导书（10页珍藏版）》请在装配图网上搜索。
1、可编程逻辑器件课程设计指导书张涛 编蒋伟荣 审湖北汽车工业学院电气与信息工程学院电子信息工程系2013年10月课题一 出租车计价器设计一、任务及要求1、能实现计费功能，计费标准为：(1)计价器按1.2元/公里计费，超过10公里后，则按1.8元/公里收费。(2)起步价6元(3公里)，超过3公里后,计价累加0.6元，10公里内以后每过0.5公里累加0.6元。(3)过10公里后, 计价累加0.9元, 以后每过0.5公里累加0.9元。(4)公里数4位数字显示，精确到0.1公里; 出租车计价4位数字显示，精确到0.1元。(5)计费器按里程收费，每100米开始一次计费。2、实现预置功能：能预置起步费。3、
2、实现模拟功能：能模拟汽车启动、停止、暂停、车速等状态。4、设计动态扫描电路：将车费显示出来，有两位小数。5、用VHDL语言设计符合上述功能要求的出租车计费器，并用层次化设计方法设计该电路。6、各计数器的计数状态用功能仿真的方法验证，并通过有关波形确认电路设计是否正确。7、完成电路全部设计后，通过系统实验箱下载验证设计课题的正确性。二、工作原理总体框图如下：三、报告要求1、画出顶层原理图或者用VHDL语言写出顶层文件。2、画出各模块原理图并用VHDL语言描述之。3、画出（或打印出）有关仿真文件及仿真波形图。4、叙述顶层原理图工作原理。课题二 带整点报时的时钟设计一、任务及要求1、能进行正常的时、
3、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。2、能利用实验系统上的按键实现“校时”“校分”功能：按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后回“00”；按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后回“00”，但不向“时”进位；按下“SC”键时，秒清零；要求按下“SA”、“SB”或“SC”时均不产生数字跳变（SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。3、能利用扬声器做整点报时：当计时到达59分50秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒鸣叫，鸣叫声频率可定为500Hz；到达5
4、9分60秒时为最后一声整点报时，整点报时频率可定为1KHz。4、用层次化设计方法设计该电路，用VHDL语言编写各个功能模块。5、报时功能、闹时功能用功能仿真的方法验证，可通过观察有关波形确认电路设计是否正确。6、完成电路设计后，用实验系统下载验证。二、工作原理总体框图如下：模块电路功能如下：1、秒计数器、分计数器、时计数器组成了最基本的数字钟计时电路，其计数输出送7段译码电路由数码管显示。2、基准频率分频器可分频出标准的1Hz频率信号，用于秒计数的时钟信号；分频出4Hz频率信号，用于校时、校分的快速递增信号；分频出64Hz频率信号，用于消除按动“校时”、“校分”按键的抖动。3、MUX模块是二选
5、一数据选择器，用于校时、校分与正常计时的选择。4、HADJ、HAOJ、SCLR模块实际上是一个能完成消除抖动的D触发器。64Hz信号作为该触发器的时钟，SA、SB、SC是包含抖动的输入信号，而模块的输出则是一个边沿整齐的输出信号。5、报时电路模块需要500Hz信号通过一个组合电路完成功能，前五声鸣叫功能报时电路还需要一个触发器来保证整点报时时间为1秒。6、闹时电路模块也需要500Hz或1KHz音频信号以及来自秒计数器、分计数器和时计数器的输出信号作为本电路的输入信号。7、闹时电路模块的工作原理如下：按下闹时设置按键SD后，将一个闹时数据存入D触发器内。时钟正常运行，D触发器内存的闹时时间与正在
6、运行的时间进行比较，当比较的结果相同时，输出一个启动信号触发一分钟闹时电路工作，输出音频信号。三、报告要求1、画出顶层原理图或者用VHDL语言写出顶层文件。2、对照多功能数字钟框图分析电路工作原理。3、写出各个功能模块的VHDL语言源文件。4、叙述各个模块的工作原理。5、说明按键消除抖动电路的工作原理，画出有关波形。6、叙述闹时电路的工作原理，绘出详细电路或框图，并写出VHDL语言源文件，画出有关波形。课题三 自动频率计设计一、任务及要求1、设计一个8位十进制频率计，单位是Hz。2、显示结果采用动态扫描方式，即计数过程中不显示数据，待计数过程结束后，显示计数结果，并将此显示结果保持到下一次计数
7、结束。3、待测信号应是符合CMOS电路要求的脉冲或正弦波。4、设计符合上述功能的频率计，并用层次化方法设计该电路。5、控制器、计数器、锁存器的功能，用功能仿真的方法验证，还可通过观察有关波形确认电路设计是否正确。6、完成电路设计后在实验系统上下载，验证课题的正确性。二、工作原理总体框图如下：模块电路功能如下：1、每次测量时，用由时钟信号产生的闸门信号启动计数器，对输入脉冲信号计数，闸门信号结束立即将计数结果送入锁存器，然后计数器清零，准备下一次计数。但下一次计数的开始，须等待设定的显示时间结束。为与时钟信号同步，在此时间结束后还有一段准备时间。2、显示电路为8位动态扫描电路，可以参阅以前的动态
8、扫描电路。3、计数器可由8个十进制加法计数器级联而成。4、锁存器为一保持电路，需要有32位，实际上就是一个32位的D触发器。5、分频器用来产生需要的频率信号。6、控制器用来产生作用于锁存器的锁存信号和计数器的使能信号与清零信号。三、报告要求1、画出顶层原理图或者用VHDL语言写出顶层文件。2、写出各个功能模块的VHDL语言源文件。3、对照频率计波形图分析电路工作原理。4、叙述各个模块的工作原理。5、叙述控制器的工作原理。课题四 交通灯控制器设计一、任务及要求1、用两组红、黄、绿三色灯作为两个方向的红、黄、绿灯；2、用两组数码管作为东西和南北方向的倒计时显示，显示时间为红灯45秒、绿灯50秒、黄
9、灯5秒；按照实际红绿灯规则，使红、黄、绿灯与其显示时间对应；3、能实现特殊状态的功能：(1)按S1键后，能实现特殊状态功能：显示倒计时的两组数码管闪烁；计数器停止计数并保持在原来的状态；东西、南北路口均显示红灯状态；(2)特殊状态解除后能继续计数。4、能实现总体清零功能。按下SB键后，系统实现总清零，计数器由初始状态计数，对应状态的指示灯亮。5、用VHDL语言设计符合上述功能要求的交通灯控制器，并用层次化设计方法设计该电路。6、控制器、置数器的功能用功能仿真的方法验证，可通过有关波形确认电路设计是否正确。7、完成电路全部设计后，通过系统实验箱下载验证设计课题的正确性。二、工作原理总体框图如下：
10、模块电路功能如下：1、从电路框图可以看到由减计数器、控制器组成了最基本的电路，其中计数器A、B经过数据选择器MUX82以BCD码输出的形式通过译码器与外部数码管相连；控制器控制各信号灯的状态以及计数器的置数、暂停计数。2、基准频率分频器可以分出标准的1Hz频率信号，用于减计数器的时钟信号以及控制器内触发器的时钟信号。3、MUX82是八二选一数据选择器，用于特殊情况发生时对显示器闪烁信号的产生。三、报告要求1、画出顶层原理图或者用VHDL语言写出顶层文件。2、对照交通灯电路框图分析电路工作原理。3、写出各功能模块的VHDL语言源文件。4、叙述各模块的工作原理。5、叙述控制器部分的工作原理，写出VHDL语言源文件。
《可编程逻辑器件》课程设计指导书
