实验一 38译码器

《实验一 38译码器》由会员分享，可在线阅读，更多相关《实验一 38译码器（3页珍藏版）》请在装配图网上搜索。

1、实验一 3-8 译码器的设计一、实验目的1、掌握 MAX+plus 软件的使用方法。2、重点掌握原理图的编辑和仿真方法。3、通过3-8译码器的设计掌握利用EDA软件进行电子线路设计的过程。二、实验设备1、计算机2、MAX+plus II软件 及实验箱三、实验原理3-8 译码器是数字系统中的基本逻辑器件。是各种译码器的基础。真值表为A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700001111111001101111110101101111101111101111100111101111011111101111011111101111111111110四、实验内容1、用原理图方式设计3-8译码器电

2、路；2、并完成源程序的编辑、编译、仿真和管角分配。五、实验步骤1、启动 MAX+plus II 10.0 软件2、新建文件原理图文件：（1）File New Graphic Editor File（2）在原理图文件上放置器件（a）在原理图编辑器的空白处双击鼠标左键或单击鼠标右键，在弹出的快捷菜 单中选择 enter symber,（b）在Symbor Name处可直接输入元件名称或用鼠标点取元器件库中的所需 元件，按下 OK 即可输入元器件，（c）一个完整的电路包括：输入端口 INPUT、电路元器件集合、输出端口OUTPUT。(3) 添加连线(4) 标记输入/输出端口属性：分别双击输入端口的“

3、PIN-NAME”，当其变成黑色时, 即可输入标记符名称并回车确认；(5) 保存原理图：扩展名为*.gdf(6) 设置为当前文件：点击FileProjectset project to current file设置项目为当前文件3、编译( 1)选择芯片型号：点击 AssignDevice： Ep1k30QC208-3(2) 编译:点击 MAX+plus II Compiler Start 开始编译，生成.pof 文件(CPLD)4、仿真(1) 启动MaxplusIIWavefrom editor菜单，进入波形编辑窗口；(2) 导入输入输出节点：将鼠标移至空白处并单击鼠标右键， Enter No

4、des from SNF 将欲仿真的所有I/O管脚加入。( 3)调整管脚顺序：选中某一管脚并按住鼠标左键拖至相应位置即可完成。( 4)为电路输入端口添加激励波形(5) 选择仿真时间：视电路实际要求确定仿真时间长短，在本实验默认时间为1us FileEnd Time 中设置(6) 保存激励信号编辑结果：FileSave 注意此时的文件名称不要随意改动，后缀 为.scf。(7) 仿真：打开 MaxplusIISimulatorStart 观察电路仿真结果5、管脚分配与定位(1) 点击M axplusIIFloorplan Editor(2) 按下窗口左侧手动分配图标，所有管脚出现在Unassign

5、ed Nodes窗口(3) 在Unassigned Nodes窗口中用鼠标选中预分配的管脚，并拖到下面芯片的某一管 脚上。6、下载(1) 点击M axplusIIprogrammer(2) JTAGMuti-Device JIAG chain Setup 选择需下载文件 Select Programming File *.pof 按 add 列表中的其他文件删除。(3) 下载 Programconfigure7、硬件验证(1)在实验箱上按照管脚分配进行连线； 译码器的3个输入所对应的管脚同3位拨码开关相连；8 个输出所对应的管脚同8位发光二极管相连。( 2)验证结果六、实验报告要求1、写清实验步骤；2、画出 38 译码器的原理图；3、给出38 译码器的仿真图4、给出管脚分配图。