微机原理半导体存储器及其接口课件

《微机原理半导体存储器及其接口课件》由会员分享，可在线阅读，更多相关《微机原理半导体存储器及其接口课件（88页珍藏版）》请在装配图网上搜索。

1、半导体存储器半导体存储器及其接口及其接口.教学重点存储器的分类存储器的分类RAM存储器及其接口存储器及其接口了解只读存储器了解只读存储器ROM.半导体存储器概述半导体存储器概述存储器是计算机系统中用来存储信息的部存储器是计算机系统中用来存储信息的部件（存放件（存放0、1形式的二进制编码），它是形式的二进制编码），它是计算机中的重要硬件资源。计算机中的重要硬件资源。从存储程序式的冯从存储程序式的冯.诺依曼经典结构而言，诺依曼经典结构而言，没有存储器，就无法构成现代计算机。没有存储器，就无法构成现代计算机。.存储器的分类1、按存取速度和在计算机系统中的地位分类、按存取速度和在计算机系统中的地位分类

2、 两大类：内存（主存）和外存（辅存）两大类：内存（主存）和外存（辅存）内存内存：CPU可以通过系统总线直接访问的存储器，可以通过系统总线直接访问的存储器，用以存储计算机当前正在使用的程序或数据。用以存储计算机当前正在使用的程序或数据。速度快，容量小，成本高速度快，容量小，成本高外存外存：用来存放相对来说不经常使用的程序和数据，用来存放相对来说不经常使用的程序和数据，或需要长期保存的信息。外存只与内存交换信息，或需要长期保存的信息。外存只与内存交换信息，不能被不能被CPU直接访问。直接访问。速度较慢，容量大（海量存储器），成本低速度较慢，容量大（海量存储器），成本低.在微机系统中，存储器有三个层

3、次在微机系统中，存储器有三个层次:1、辅助存储器（外存）、辅助存储器（外存）2、主存储器（内存）、主存储器（内存）3、高速缓冲器（高缓）、高速缓冲器（高缓）高缓速度最快、同样容量最小。解决了高缓速度最快、同样容量最小。解决了存储器与存储器与CPU在速度上的协调性。在速度上的协调性。CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）.按按存储介质存储介质分类：分类：半导体存储器；半导体存储器；磁表面存储器：(如磁带，磁盘，磁鼓，磁卡等）；光表面存储器（CDROM）；.按存取方式分类：按存取方式分类：随机存储器（随机存储器（RAM）只读存储器（只读存储器（ROM.5.1.1 半导体存

4、储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）双极性双极性MOS掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）FLASH ROM.5.1.1 半导体存储器的分类半导体存储器的分类1.RAM按制造工艺可分为按制造工艺可分为双极型：双极型：速度快速度快、集成度低、功耗大，一般用在、集成度低、功耗大，一般用在高档微机中或用做高档微机中或用做CacheMOS型：速度慢、型：速度慢、集成度高集成度高、功耗低。功耗低。微机

5、的主微机的主存储器一般为它。根据是否有刷新电路又可分为：存储器一般为它。根据是否有刷新电路又可分为：静态静态RAM：以六管构成的触发器作为基本存储电路，：以六管构成的触发器作为基本存储电路，存储的信息相对稳定，无需刷新电路；速度比存储的信息相对稳定，无需刷新电路；速度比DRAM快快但集成度不如但集成度不如DRAM，功耗也较，功耗也较DRAM为大。为大。动态动态RAM：以单管线路构成其基本的存储电路，因此：以单管线路构成其基本的存储电路，因此集成度高，成本也相对便宜。但其中的信息易消失，故集成度高，成本也相对便宜。但其中的信息易消失，故需要专门的硬件刷新电路。需要专门的硬件刷新电路。.读写存储器

6、读写存储器RAM小结小结组成单元组成单元速度速度 集成度集成度 刷新刷新应用应用双极性双极性RAM晶体管触发晶体管触发器器最快最快低低不要不要CACHESRAM六管触发器六管触发器快快低低不要不要小容量系统小容量系统DRAM极间电容极间电容慢慢高高要要大容量系统大容量系统.2.只读存储器只读存储器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在采用加

7、电方法在线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写Flash Memory（闪存）：能够快速擦写的闪存）：能够快速擦写的EEPROM，但只能按块的方式（，但只能按块的方式（Block）擦）擦除除.5.2 随机存取存储器随机存取存储器RAM结构及工作原理结构及工作原理分为双极型分为双极型RAM和和MOS型型RAMMOS型型RAM又分为又分为 SRAM和和DRAM.5.2.1 SRAM速度快速度快不需要刷新：简化了外围不需要刷新：简化了外围电路。电路。片容量低、功耗大片容量低、功耗大 如图：如图：双稳态触发器的双稳态触发器的A,B两两管，管，A导通导通B截止，表示数截止，表示数据

8、据1，反之，反之，A截止截止B导通导通表示表示0 T1、T2构成双稳态触构成双稳态触发器，发器，T3,T4为负载管为负载管T6T8T7T5T3T4T2T1VccABD0X地址译码线(I/O)(I/O)接Y地址译码线D0.读出时读出时，CPU送出的地址码经行、列地址译码器译码，被选中的基送出的地址码经行、列地址译码器译码，被选中的基本存储单元的行选线和列选线均为高电平，从而本存储单元的行选线和列选线均为高电平，从而T5、T6、T7、T8 均导通均导通，由触发器的由触发器的A、B端输出分别驱动端输出分别驱动IO和和/IO，再经读出放大器放大便可判别，再经读出放大器放大便可判别保存的信息是保存的信息

9、是0还是还是1 写入时，写入时，同样由外部地址线经译码后开通同样由外部地址线经译码后开通T5T8，将，将IO和和/IO分别与分别与A，B点相连，强制触发器变换到指定的稳定状态，从而实现写入功能。点相连，强制触发器变换到指定的稳定状态，从而实现写入功能。T6T8T7T5T3T4T2T1VccABD0X地址译码线(I/O)(I/O)接Y地址译码线D0.一个基本的存储电路中只能存放二进制中的一个基本的存储电路中只能存放二进制中的一个位一个位。如果要形成大容量的记忆体，就必。如果要形成大容量的记忆体，就必须将大量的存储电路有规则地组织起来，这须将大量的存储电路有规则地组织起来，这样就构成了存储体。样就

10、构成了存储体。在存储体中，为了区别不同的在存储体中，为了区别不同的存储单元存储单元，通，通过给每个单元过给每个单元一个惟一的编号一个惟一的编号地址来选地址来选择不同的存储单元。择不同的存储单元。T6T8T7T5T3T4T2T1VccABD0X地址译码线(I/O)(I/O)接Y地址译码线D0.RAM的结构示意图的结构示意图地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS片选端片选端CS*：有效时，可以有效时，可以对该芯片进行读写操作对该芯片进行读写操作写写WE*（Write Enable）:控制写操控制写操作。有效时，数据进入芯

11、片中作。有效时，数据进入芯片中相当于系统的相当于系统的WR*。输出输出OE*（Output Enable）控制读操作。有效时，芯控制读操作。有效时，芯片内数据输出。相当于片内数据输出。相当于RD*。.存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的根据输入的地址编码地址编码来选中芯片内某个特定的来选中芯片内某个特定的存储单元存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作.每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储1位位（位片结构）或多位（字片

12、结构）二进制数据（位片结构）或多位（字片结构）二进制数据存储容量（一般指的是位容量）存储容量（一般指的是位容量）与地址、数据线与地址、数据线个数有关：个数有关：芯片的芯片的存储容量存储容量2MN存储单元数存储单元数存储单存储单元的位数元的位数 M：芯片的芯片的地址线根数地址线根数 N：芯片的芯片的数据线根数数据线根数.地址译码方式示意图（续）地址译码方式示意图（续）在上图中，存储单元的大小可以是一位，也可以是多位。如在上图中，存储单元的大小可以是一位，也可以是多位。如果是多位，则在具体应用时应果是多位，则在具体应用时应将多位并起来将多位并起来。单译码：单译码：16个个4位的存储单元位的存储单元

13、双译码：双译码：1024个存储单元个存储单元1个存储单元包个存储单元包括括4个位个位也是也是1个存储单元个存储单元.SRAM芯片6264NCA12A7A6A5A4A3A2A1A0D0D1D2GND+5V-WE-CS2A8A9A11-OEA10-CS1D7D6D5D4D312345678910111213142827262524232221201918171615存储容量为：8K828个引脚：13 根地址线 A12A08 根数据线 D7D02 根片选-CS1、-CS2读写-WE、-OE6264 一个实际的例子一个实际的例子-Intel 6264.HM6264:256B*32*8B=8K*8B即：

14、需要即：需要12位（根）地址线，位（根）地址线，8K=213 A0-A12有有8位（根）数据线，位（根）数据线，I/O 0-7.一个实际的例子一个实际的例子-Intel 2114Intel 2114是一个是一个1K4位的位的SRAM。其外。其外部引脚图如图部引脚图如图6-8所示。所示。存储容量存储容量为为10244位位18个个引脚：引脚：10根地址线根地址线A9A04根数据线根数据线I/O4I/O1：相当相当于于D0D3片选片选CS*读写读写WE*：当其为低电平时，：当其为低电平时，写入数据；为高电平时，读写入数据；为高电平时，读出数据；出数据；123456789181716151413121

15、110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND.5.2.2 DRAM片容量高片容量高需要刷新需要刷新 用电容存储电荷原理保存信息。用电容存储电荷原理保存信息。将晶体管电容的充电状态和放电状态分将晶体管电容的充电状态和放电状态分别作为别作为1和和0.一、动态一、动态RAM的基本存的基本存储单元储单元 单管动态单管动态RAM的基本的基本存储单元，由一支存储单元，由一支MOS管管T和电容和电容C s组成。组成。信息储在电容信息储在电容Cs上上。地址译码线。地址译码线(行线行线)有效有效时选中该单元，使时选中该单元，使T管导管导通，电容通，电容C

16、S和数据线和数据线D连通。连通。.写入时写入时，外部驱动数据线，外部驱动数据线D，并由，并由D对电容对电容cs充电充电或放电，改变其所存储的信息。或放电，改变其所存储的信息。读出时读出时，电容，电容C s经数据线经数据线D对数据线上的外部寄对数据线上的外部寄生电容生电容Cd充电或放电，从而改变外部寄生电容充电或放电，从而改变外部寄生电容Cd上的电压，读出所存储的信息。上的电压，读出所存储的信息。.电容电容Cs的容量不可能很大，每次输出的容量不可能很大，每次输出都会使都会使Cs上原有的电荷泄放存储的内容上原有的电荷泄放存储的内容就被破坏就被破坏(也即读出是也即读出是“破坏性读出破坏性读出”)。为

17、此每次读出后都需要进行再生为此每次读出后都需要进行再生(重新重新写入写入)，以恢复，以恢复CS上的充放电状态。上的充放电状态。.动态动态RAM 存储器存储器2164A存储容量为存储容量为64K116个个引脚：引脚：8根地址线根地址线A7A0（）1根数据输入线根数据输入线DIN1根数据输出线根数据输出线DOUT行地址选通行地址选通列地址选通列地址选通读写控制读写控制WE*电源线电源线VDD地线地线VSSN/CDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5A712345678161514131211109注：注：2164A没有专门的片选信号。没有专门的片选信号。当当C

18、AS*信号有效时，即认为是片信号有效时，即认为是片选信号。选信号。.DRAM 2164A的内部结构的内部结构128128存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128128存储矩阵1/128行译码器1/128行译码器128128存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128128存储矩阵A0A1A2A3A4A5A6A78位地址锁存器1/4 I/O门输出缓冲器VDDVSS行时钟缓冲器列时钟缓冲器写允许时 钟缓冲器数据输入缓冲器RASCASWEDINDOUT2164内部共有内部共有4个个128128的存储矩阵的存储矩阵构成。每个构成。每个12

19、8128的存储矩阵有的存储矩阵有7条条行地址和行地址和7条列地址线进行选择。条列地址线进行选择。当给定一个当给定一个16位地址时，行地址的低位地址时，行地址的低7位位(RA6RA0)从每个矩阵中从每个矩阵中选择一行，列选择一行，列地址的低地址的低7位位(CA6CA0)从每个矩阵中从每个矩阵中选择一列，选择一列，每个矩阵中被选择的行和被选择每个矩阵中被选择的行和被选择的列交汇处的单元被选中的列交汇处的单元被选中，最后由，最后由4选选1的的 I0门从门从4个矩阵的被选单元中选定一个个矩阵的被选单元中选定一个(由由RA7和和CA7控制控制)，进行读或写。，进行读或写。.DRAM 2164的读周期的读

20、周期存储地址需要分两批传送存储地址需要分两批传送行地址选通信号行地址选通信号RAS*有效，开始传送行地址有效，开始传送行地址随后，列地址选通信号随后，列地址选通信号CAS*有效，传送列地址，有效，传送列地址，CAS*相当于片选信号相当于片选信号读写信号读写信号WE*读有效读有效数据从数据从DOUT引脚输出引脚输出TRC:RAS有效到数有效到数据读取时间据读取时间TRAS:RAS保持时间保持时间TRCD:RAS与与CAS信号间隔时间信号间隔时间TASR:行地址领先于行地址领先于RAS的时间的时间TRAH:行地址在行地址在RAS后的保持时间后的保持时间TCAH:列地址在列地址在CAS后的保持时间后

21、的保持时间.DRAM 2164的写周期的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送行地址选通信号行地址选通信号RAS*有效，开始传送行地址有效，开始传送行地址随后，列地址选通信号随后，列地址选通信号CAS*有效，传送列地址有效，传送列地址读写信号读写信号WE*写有效写有效数据从数据从DIN引脚进入存储单元引脚进入存储单元.DRAM 2164的读修改写周期的读修改写周期TWCSTDS列地址列地址地址地址 TWRTCAHTASCTASRTRAHTC

22、ASTRCDTRCTRASTDHDINWECASRASTRAC.DRAM 2164的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新没有数据输入输出没有数据输入输出存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新必须每隔固定时间就刷新.5.3 只读存储器只读存储器ROM结构及工作

23、原理结构及工作原理一一 ROM的分类的分类按照数据写入方式特点不同，按照数据写入方式特点不同，ROM可分为以下几种：可分为以下几种：（2）一次性可编程）一次性可编程ROM（PROM）。出厂时，）。出厂时，存储内容全为存储内容全为1（或全为（或全为0），用户可根据自），用户可根据自己的需要编程，但只能编程一次。己的需要编程，但只能编程一次。（1）固定）固定ROM。厂家把数据写入存储器中，。厂家把数据写入存储器中，用户无法进行任何修改。用户无法进行任何修改。.（3）光可擦除可编程）光可擦除可编程ROM（EPROM）。采用浮）。采用浮栅技术生产的可编程存储器。其内容可通过紫外栅技术生产的可编程存储器

24、。其内容可通过紫外线照射而被擦除，可多次编程。线照射而被擦除，可多次编程。（4）电可擦除可编程）电可擦除可编程ROM（E2PROM）。也是采）。也是采用浮栅技术生产的可编程用浮栅技术生产的可编程ROM，但是构成其存，但是构成其存储单元的是隧道储单元的是隧道MOS管，是用电擦除，并且擦除管，是用电擦除，并且擦除的 速 度 要 快 的 多（一 般 为 毫 秒 数 量 级）。的 速 度 要 快 的 多（一 般 为 毫 秒 数 量 级）。E2PROM的电擦除过程就是改写过程，它具有的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似的非易失性，又具备类似RAM的功能，可的功能，可以随时改写（可

25、重复擦写以随时改写（可重复擦写1万次以上）。万次以上）。.（5）快闪存储器（）快闪存储器（Flash Memory）。也是）。也是采用浮栅型采用浮栅型MOS管，存储器中数据的擦除管，存储器中数据的擦除和写入是分开进行的，数据写入方式与和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除相同，一般一只芯片可以擦除/写写入入10万次以上。万次以上。.1.ROM的内部结构的内部结构由地址译码器和存储矩阵组成。由地址译码器和存储矩阵组成。0单元1单元i单元单元2 1nWWWWD DD01in2 101b1位线存储单元存储单元.字线输出数据输1AA器.地入址译0n1地码址A.二二ROM

26、的结构及工作原理的结构及工作原理.（1）掩膜式只读存储器掩膜式只读存储器MROM的内容是由生产厂家按用户要求在芯片的生产过程中写入的，写入后不能修改。V D D 字 线 0 字 线 1 字 线 2 字 线 3 位 线 1 位 线 2 位 线 3 位 线 4 D3 D2 D1 D0 A 0 A 1 字 线 地 址 译 码 器 字 线 4 掩膜掩膜ROM的内容的内容.（2）EPROM（可擦除可编程（可擦除可编程ROM）顶部开有一个圆形的石英窗口，用于紫外线透顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息过擦除原有信息一般使用专门的编程器（烧写器）进行编程，一般使用专门的编程器（烧写器）进行

27、编程，编程后，应该贴上不透光封条编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息出厂未编程前，每个基本存储单元都是信息1，编程就是将某些单元写入信息编程就是将某些单元写入信息0.EPROM基本存储电路基本存储电路 源 N+N+漏基片SiO2浮栅控制栅.EPROM芯片芯片2716存储容量为存储容量为2K824个个引脚：引脚：11根地址线根地址线A10A08根数据线根数据线DO7DO0片选片选/编程编程CE*/PGM读写读写OE*编程电压编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO31234567891011122423222120191

28、81716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss.EPROM芯片芯片2764存储容量为存储容量为8K828个个引脚：引脚：13根地址线根地址线A12A08根数据线根数据线D7D0片选片选CE*编程编程PGM*读写读写OE*编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615.EPROM芯片芯片272561 12 23 34 45 56 67 78 89 910101111

29、12121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5

30、D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图.（3）EEPROM（电可擦除可编程（电可擦除可编程ROM）用加电方法，进行在线（无需拔下，直接用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法并行并行EEPROM：多位同时进行：多位同时进行串行串行EEPROM：只有一位数据线：只有一位数据线.EEPROM芯片芯片2817A存储容量为存储容量为2K828个个引脚：引脚：11根地址线根地址线A10A08根数据线根数据线I/O7I/O0片选片选CE*

31、读写读写OE*、WE*状态输出状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615.EEPROM芯片芯片2864A存储容量为存储容量为8K828个个引脚：引脚：13根地址线根地址线A12A08根数据线根数据线I/O7I/O0片选片选CE*读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4

32、A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615.（4）Flash ROM：闪存：闪存Flash：闪存与EEPROM的区别：容量大与RAM的区别：寿命较短，编程较慢发展速度惊人，目前单片容量已达几Gb.5.4 半导体存储器与半导体存储器与CPU的接口技术的接口技术在将在将RAM与与CPU连接时，主要连接以下三连接时，主要连接以下三个部分的信号线：个部分的信号线：数据线数据线 地址线地址线 读写控制线读写控制线注意：注意：！这是本章的重点内容这是本章的重点内容SRAM、EPROM与与CPU的连接的连接译码

33、方法同样适合译码方法同样适合I/O端口端口.5.4.1 RAM与与CPU的连接的连接存储芯片与存储芯片与CPU总线的连接，还要考虑以总线的连接，还要考虑以下方面的问题：下方面的问题：CPU的总线驱动能力有限，因此应考虑的总线驱动能力有限，因此应考虑CPU能否带动总线上包括存储器在内的连接器件。能否带动总线上包括存储器在内的连接器件。必要时就要加上缓冲器。必要时就要加上缓冲器。CPU能否与存储器的存取速度相配合。如果能否与存储器的存取速度相配合。如果不能满足，可以考虑更换芯片，或在总线周不能满足，可以考虑更换芯片，或在总线周期中插入等待状态期中插入等待状态TW.存储芯片与数据线的连接存储芯片与数

34、据线的连接假设假设CPU是是8位字长的位字长的8080，8位数据总线，位数据总线，16根地址线根地址线若芯片的数据线正好若芯片的数据线正好8根：根：一次可从芯片中访问到一次可从芯片中访问到8位数据位数据全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连若芯片的数据线不足若芯片的数据线不足8根：根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据利用多个芯片扩充数据位利用多个芯片扩充数据位这个扩充方式简称这个扩充方式简称“位扩充位扩充”.（1）位扩充）位扩充存储芯片的字存储芯片的字(单元单元)数满足要求而位数不够数满足要求而位数不够，需要对每个存储单元的位数进行

35、扩展。，需要对每个存储单元的位数进行扩展。2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE2114容量容量1K*4，2片扩展为片扩展为1K*8位扩展：扩展：将每片的地址线、控制线并联，数据线分别引出。将每片的地址线、控制线并联，数据线分别引出。位扩展特点：位扩展特点：存储器的单元数不变，位数增加存储器的单元数不变，位数增加。.而如果总的单元容量不足而如果总的单元容量不足则需利用多个存储芯片扩充容量，用存储芯则需利用多个存储芯片扩充容量，用存储芯片的片的片选片选端对多个存储芯片（组）进行寻址；端对多个存储芯片（组）进行寻址；这种

36、扩充简称为这种扩充简称为“”或或“”字扩展字扩展：芯片的位数满足要求而字：芯片的位数满足要求而字(单元单元)数不够，数不够，需要对存储单元数进行扩展。需要对存储单元数进行扩展。扩展原则：扩展原则：将每个芯片的地址线、数据线、控制将每个芯片的地址线、数据线、控制线并联，线并联，仅片选端分别引出仅片选端分别引出，以实现每个芯片占，以实现每个芯片占据不同的地址范围。据不同的地址范围。.Y001ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y11A15A14A13A12A11A10A0IO/MRDD7D0A10A0A10A0A10A0CSO7O0O7O0O7O0PD/PGMPD/PGMPD/PGMC

37、SCSEPROM12716EPROM22716EPROM3271674LS138图图6.18 EPROM与与CPU的连接的连接 将每个芯片的将每个芯片的地址线、数据线、控制线并联地址线、数据线、控制线并联，仅，仅片片选端分别引出选端分别引出，以实现每个芯片占据不同的地址范围。，以实现每个芯片占据不同的地址范围。.(3)字位同时扩展字位同时扩展 存储芯片的位数和字数都不满足要求，存储芯片的位数和字数都不满足要求，需要对位数和字数同时进行扩展。需要对位数和字数同时进行扩展。扩展的方法扩展的方法：先进行位扩展先进行位扩展，即组成一个，即组成一个满足位数要求的存储芯片组，满足位数要求的存储芯片组，再再

38、用这个芯用这个芯片组片组进行字扩展进行字扩展，以构成一个既满足位数，以构成一个既满足位数又满足字数的存储器。又满足字数的存储器。.扩展存储器所需存储芯片的数量计算：扩展存储器所需存储芯片的数量计算：若用一个容量为若用一个容量为mKn位的存储芯片位的存储芯片构成容量为构成容量为MKN位（假设位（假设Mm，Nn，即需字位同时扩展）的存储器，则这个存即需字位同时扩展）的存储器，则这个存储器所需要的存储芯片数为储器所需要的存储芯片数为(Mm)(Nn)。特例：对于位扩展：因为，特例：对于位扩展：因为，Mm，Nn，则所需芯片数为则所需芯片数为Nn；对于字扩展：因为，；对于字扩展：因为，Nn，Mm，则所需芯

39、片数为，则所需芯片数为Mm。.&A14A15A12A11A10A9A0D7D4WEIO/MY00ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y1174LS138图图RAM 2114与与CPU的连接的连接A13I/O4I/O1A9A0RAM22114CSWEI/O4I/O1A9A0RAM32114CSWEI/O4I/O1A9A0RAM42114CSWEI/O4I/O1A9A0RAM12114CSWEA9A0I/O4I/O1RAM22114CSWEA9A0I/O4I/O1RAM32114CSWEA9A0I/O4I/O1RAM42114CSWEA9A0I/O4I/O1RAM12114CSWED3

40、D02114静态静态RAM芯片构成芯片构成4K8位存储器，位存储器，地址为地址为2000H2FFFH.实际上就是与三总线中相关信号的连接。实际上就是与三总线中相关信号的连接。1）存储器与）存储器与CPU控制总线的连接控制总线的连接 在控制总线中，与存储器相连的信号为数在控制总线中，与存储器相连的信号为数不多，如不多，如8086/8088最小方式下的最小方式下的M/IO(8088为为IO/M)、RD和和WR 最大方式下的最大方式下的MRDC、MWTC、IORC和和IOWC等，连接非常方便，有时这些控制线等，连接非常方便，有时这些控制线(如如M/IO)也与地址线一同参与地址译码，生成片也与地址线一

41、同参与地址译码，生成片选信号。选信号。扩展的存储器与扩展的存储器与CPU的连接的连接.2）存储器与）存储器与CPU数据总线的连接数据总线的连接 CPU数据总线不相同，连接不一样。数据总线不相同，连接不一样。8086CPU的的16数据总线，其高数据总线，其高8位数据线位数据线D15-D8接存储器的奇地址体接存储器的奇地址体低低8位数据线位数据线D7-D0接存储器的偶地址体，接存储器的偶地址体，根据根据BHE(BHE(选择奇地址库选择奇地址库)和和A0(A0(选择偶地址库选择偶地址库)的不同状态组合决定对存储器做字操作还是字节的不同状态组合决定对存储器做字操作还是字节操作操作.8位机和位机和808

42、8CPU的数据总线有的数据总线有8根，根，存储器为单一存储体组织，没有高低位存储器为单一存储体组织，没有高低位库之分，故数据线的连接较简单。库之分，故数据线的连接较简单。.低位地址线低位地址线直接和存储芯片的地址信号连直接和存储芯片的地址信号连接作为片内地址译码接作为片内地址译码高位地址线高位地址线主要用来主要用来产生选片信号产生选片信号（称为（称为片间地址译码），以片间地址译码），以决定每个存储芯片在决定每个存储芯片在整个存储单元中的地址范围整个存储单元中的地址范围，避免各芯片，避免各芯片地址空间的重叠。地址空间的重叠。3）存储器与CPU地址总线的连接.地址线地址线 A9A0存储芯片存储芯片

43、存储单元存储单元 片内译码（单元选）000H001H002H3FDH3FEH3FFH000000010010110111101111（1616进制表示）进制表示）A9A0片内片内10 10 位地址译码位地址译码10 10 位地址的变化：位地址的变化：全全0-0-全全1 1片内译码的地址片内译码的地址.片内的单元选由片内的单元选由CPU送出的送出的N条低位地址线条低位地址线完成完成的，地址线直接接到所有存储芯片的的，地址线直接接到所有存储芯片的地址输入端，而片选信号则通过地址输入端，而片选信号则通过高位地址高位地址得到。得到。实现片选译码（实现片选译码（片间地址译码）片间地址译码）的方法的方法可

44、分为三种：可分为三种：全译码法和部分译码法、线全译码法和部分译码法、线选法。选法。.存储芯片片选端的译码CPU要实现对存储单元的访问要实现对存储单元的访问 、首先要选择存储芯片，即进行、首先要选择存储芯片，即进行片选片选；2、从选中的芯片中依地址码选择出相应的存储从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取单元，以进行数据的存取，这称为，这称为单元选单元选或或字选字选。.（1）线选译码线选译码只用少数几根高位地址线进行芯片的只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重

45、浪费必然会出现地址重复必然会出现地址重复一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使多个存储单元共用的存储地址不应使用用.线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19A19A15A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记：A14 A1300的情况不能出现00000H01FFFH的地址不可使用.（2）译码的几种方法：译码的几种方法：全译码全译码：所有的地址线全用上，无地址所有的地址线全用上，无地址重叠

46、。重叠。部分译码部分译码：部分高位地址没有用，存在地：部分高位地址没有用，存在地址重叠。址重叠。.（1）全译码全译码所有的系统地址线均参与对存储单元的所有的系统地址线均参与对存储单元的译码寻址译码寻址包括低位地址线对芯片内各存储单元的包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是采用全译码，每个存储单元的地址都是唯一的，不存在地址重复，但唯一的，不存在地址重复，但译码电路译码电路可能比较复杂、连线也较多可能比较复杂、连线也较多.1、所有的系统地址

47、线均参与对存储单元的译码寻址、所有的系统地址线均参与对存储单元的译码寻址2、低位地址线对芯片内各存储单元的译码寻址（片内译码）、低位地址线对芯片内各存储单元的译码寻址（片内译码）3、高位地址线对存储芯片的译码寻址（片选译码）、高位地址线对存储芯片的译码寻址（片选译码）4、每个存储单元的地址都是唯一的每个存储单元的地址都是唯一的，不存在地址重复，不存在地址重复5、译码电路可能比较复杂、连线也较多、译码电路可能比较复杂、连线也较多.（2）部分译码部分译码只有部分（高位）地址线参与对存储只有部分（高位）地址线参与对存储芯片的译码芯片的译码每个存储单元将对应多个地址（地址每个存储单元将对应多个地址（地

48、址重复），需要选取一个可用地址重复），需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费.部分译码示例部分译码示例A15 A11 A10A9A0可用地址可用地址1234 00 01 10 11全全0全全1全全0全全1全全0全全1全全0全全10000H03FFH0400H07FFH0800H0BFFH0C00H0FFFH.部分译码法：每个存储单元将对应多个地址（地部分译码法：每个存储单元将对应多个地址（地址重复），需要选取一个可用地址址重复），需要选取一个可用地址A15 A11 A10A9A0可用地址可用地址1234 00 01

49、10 11全全0全全1全全0全全1全全0全全1全全0全全1000H03FFH400H07FFH800H0BFFHC00H0FFFH.74LS139 引脚图12345678161514131211VCC1G2A2B1A1BGND74LS1391092G2Y32Y21Y02Y01Y31Y21Y12Y1常用的译码：常用的译码：74LS139（双（双2-4译码器）译码器）74LS138（3-8译码器）等。译码器）等。74LS139译码器译码器74LS13974LS139有两个有两个2-42-4译码器。译码器。其中：其中：G G为使能信号（即选片信号），低电平有效。为使能信号（即选片信号），低电平有效。

50、A A、B B为译码输入信号，控制译码输入的有效性。为译码输入信号，控制译码输入的有效性。1G1A1B2G2A2B2Y3 74LS139 逻辑符号2Y21Y02Y01Y31Y21Y12Y174LS139.74LS138译码器译码器G2B、G2A、G1为使能信号（即选片信号），为使能信号（即选片信号），用于引入控制信号。用于引入控制信号。G2B、G2A低电平有低电平有效，效，G1高电平有效。高电平有效。A、B、C为译码输入信号。为译码输入信号。Y7-Y0为译码输出信号，低电平有效。为译码输出信号，低电平有效。G1G2AG2BCBAY774LS138 逻辑符号逻辑符号Y6Y0Y4Y3Y2Y1Y57

51、4LS138.CPU与与2KB RAM的连接的连接采用采用Intel 2114，构成，构成2KB RAM的连接结构图如的连接结构图如下所示（下所示（既有位扩展，也有字扩展既有位扩展，也有字扩展）第一组地址范围：第一组地址范围：A15A10 A9A0首址首址:000000,0000000000 0000H 000000,1111111111 03FFH第第2组地址范围：组地址范围：A15A10 A9A0首址首址:000001,0000000000 0400H 000001,1111111111 07FFH.补充例题补充例题 在在8088最大方式系统总线最大方式系统总线上扩充设计上扩充设计4K字节

52、字节的的SRAM存储器电路。存储器电路。SRAM芯片选用芯片选用Intel 2114，起始地址，起始地址从从00000H开始开始。试画出此存储器电路与系统总线的连接图试画出此存储器电路与系统总线的连接图。.用用4位存储器芯片组成位存储器芯片组成8位存储器模块时，可位存储器模块时，可以用位并联的方法，即两片以用位并联的方法，即两片2114并联组成并联组成1K 8位模块位模块所以所以4个这样的模块可组成个这样的模块可组成4K 8位（位（4KB）的存储器电路。的存储器电路。所以共需所以共需4 2=2=8片片2114芯芯片片.6.3 几种新型的几种新型的RAMEDO RAM：扩展数据输出：扩展数据输出；同步同步DRAM（Synchronous DRAM，简称，简称SDRAM）：）：.6.3 几种新型的几种新型的RAM Rambus DRAM：突发存取的高速动态：突发存取的高速动态存储器存储器或或1.6 GBps）.6.3 几种新型的几种新型的RAMDDR SDRAM：在每个时钟的上升、下降沿时均可读写，故速度是普通SDRAM的双倍数据带宽：每秒传输的最大数据量。如DDR 400，其系统总线频率为200MHz，则带宽为：.