MCU芯片管脚定义基本常识
《MCU芯片管脚定义基本常识》由会员分享,可在线阅读,更多相关《MCU芯片管脚定义基本常识(2页珍藏版)》请在装配图网上搜索。
1、MCU 芯片管脚定义基本常识1、输入口(I nput)输入口其实可以理解为一个对地电阻和对VDD电阻均为无穷大的端口,它 的状态完全由外部电路决定。此脚不用时不能悬空,视工作情况要么接地要么到 VDD。2、输出口(O utput)输出口可由程序设定为输出高或输出低,在负载范围内,输出高时的电压约 等于VDD,输出低时的电压约等于VSS。此脚不用时可悬空。3、有内部上拉的输入口( Pull-high)有内部上拉的输入口相当于该输入口在芯片内部接了一个150K左右的电阻 到VDD。因此,与普通输入口相比,有内部上拉的输入口在外围悬空的情况下 测量的电压近似于VDD (不用时可悬空),而普通输入口在
2、外围悬空的情况下测 量的电压是不确定的,在VSSVDD之间变化,实际运用时是不能悬空的。4、开漏输出(Open-dnain)开漏输出的输出口特性如下:输出低时对VSS阻抗极低,在负载范围内近 似于VSS;输出高时对VSS和VDD阻抗视为无穷大,输出电压取决于外部电路 提供的电压(最大为芯片极限存受电压)。5、I/O 口顾名思义同一脚即是输入口又是输出口,在不同的时候是不同的状态,视工 作情况考虑外部电路;此脚有输入状态,所以不用时不能悬空,也不能直接接地 或接VDD,需通过47K以上的电阻上拉到VDD或下拉到地。6、如何准确判断输入/输出状态下面通过一个电阻就可以准确判断出I/O的输入/输出状
3、态。请参考下表: 悬空10K电阻上拉到VDD 10K电阻下拉到VSS 测试结果待测 I/O 电压 高 高高输出高低低低输出低不定 高低普通输入1=1 1=1高高低内部上拉7、I/O的内部保护I/O 一般都有内部保护电路,均采用二极管钳位保护,保证I/O的电压不超 过VDD+0.7V且不低于VSS-0.7V,确保I/O不因外部一定的电压而受到损伤。8、应用注意事项所有输入口均不能悬空(内部上拉的输入口除外),必须通过外部电路接上 稳定的高或低电位,否则会导致 MCU 的耗电剧增或工作状态的变化。硬件电路设计中应确保各脚的电压不超过VDD且不低于VSS,否则将不仅 会使MCU电流增大且又极易损坏芯片。芯片外围电路设计时必须确保芯片的供电电压在其允许范围之内。9、关于单片机高、低电位的判断单片机输入口读取高、低电平的判断与芯片供电的VDD有直接关系,VDD 不同,判断高、低的临界电压值也不一样。根据IC资料32/3VDD的电压MCU 判断为高,而W1/3VDD的电压值MCU判断为低,中间有一定的模糊区,而实际应 用的经验告诉我们,单片机读到高比较容易而不容易读到低,一般V0.7V的电压才 可以准确读到低.
- 温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。