第3章存储器及其接口

《第3章存储器及其接口》由会员分享，可在线阅读，更多相关《第3章存储器及其接口（36页珍藏版）》请在装配图网上搜索。

1、第三章 存储器及其接口n 存储器概述存储器概述n 半导体存储器半导体存储器n 内存的管理内存的管理n 存储器接口技术存储器接口技术n 主存储器接口主存储器接口n 高速缓冲存储器接口高速缓冲存储器接口3.1 概述概述u存储器：计算机中存放指令和数据的设备。存储器：计算机中存放指令和数据的设备。中中央央处处理理器器主主存存外外存存快存快存M1M2M3三级存储器的结构示意图三级存储器的结构示意图微微型型计计算算机机接接口口技技术术第第3 3章章 存储器及其接口存储器及其接口3.2 半导体存储器半导体存储器u半导体存储器的分类半导体存储器的分类制作工艺可分为：双极型、制作工艺可分为：双极型、MOS型型

2、存取方式可分为：存取方式可分为：SAM、RAM、ROMMOS型型ROME2 PROM（电可擦（电可擦PROM）掩膜掩膜ROMPROM（可编程（可编程ROM）EPROM（紫外线可擦（紫外线可擦PROM）SRAMIRAMDRAMFLASHRAM双极型双极型SAM型型FIFO（先进先出存储器）（先进先出存储器）CCD（电荷耦合器件）（电荷耦合器件）MBM（磁泡存储器）（磁泡存储器）半导体半导体存储器存储器第第3 3章章 存储器及其接口存储器及其接口3.2 半导体存储器半导体存储器1.RAM：易失性存储器，随时可以读写：易失性存储器，随时可以读写uSRAM静态随机存取存储器静态随机存取存储器特点：状态

3、稳定，不需要刷新，速度快，驱动电特点：状态稳定，不需要刷新，速度快，驱动电路简单路简单缺点：功耗大，集成度低，成本高缺点：功耗大，集成度低，成本高第第3 3章章 存储器及其接口存储器及其接口 RAM由由地址译码器地址译码器、存储矩阵存储矩阵和和读写控制电读写控制电路路三部分组成。它能对三部分组成。它能对任意一个地址单元进行任意一个地址单元进行读写操作。读写操作。SRAM存储单元为存储单元为RS触发器触发器。如六管。如六管CMOS静态存储单元静态存储单元 SRAM存储器组成存储器组成 SRAM存储器芯片实例（Intel 2114）6464存储矩阵A3A4A5A6A7A8A0 A1 A2 A9I/

4、O1I/O2I/O3I/O4CSWEVccGND164161uDRAM动态随机存取存储器动态随机存取存储器优点：集成度高，功耗低优点：集成度高，功耗低缺点：最易失性，需刷新缺点：最易失性，需刷新 把几片把几片DRAM安置在一个称作安置在一个称作“内存条内存条”的印刷电路的印刷电路板上，通过主板上的标准插件与总线相连。板上，通过主板上的标准插件与总线相连。第第3 3章章 存储器及其接口存储器及其接口DRAM由动态存储由动态存储单元（三管、单管单元（三管、单管动态存储单元）构动态存储单元）构成存储矩阵。成存储矩阵。它是利用栅电容它是利用栅电容C或集成电容或集成电容CS来暂来暂存信号的。存信号的。2

5、.ROM：只读存储器：只读存储器uPROM（Programmable ROM）uEPROM（Erasable Programmable ROM）uE2PROM（Electrically Eeasable）第第3 3章章 存储器及其接口存储器及其接口3.快擦写存储器（快擦写存储器（Flash memory）与普通的与普通的 E2PROM的物理结构基本相同的物理结构基本相同4.FRAM（Ferroelectric RAM）铁电存储器）铁电存储器 非易失性的非易失性的RAM存储器存储器 读写速度快读写速度快“无限次无限次”的擦写的擦写功耗远远低于其他非易失性存储器功耗远远低于其他非易失性存储器3.3

6、 内存的管理内存的管理u80X86物理存储器的基本存储单元为物理存储器的基本存储单元为1字节，最大物理空间字节，最大物理空间为为232B=4GB。Pentium以上处理器的最大物理地址空间为以上处理器的最大物理地址空间为64GB。u多字节数据的存放规则是低字节进入低地址，高字节进入多字节数据的存放规则是低字节进入低地址，高字节进入高地址，且低字节的地址是多字节数据的访问地址。高地址，且低字节的地址是多字节数据的访问地址。第第3 3章章 存储器及其接口存储器及其接口 CPU不同的工作方式，就有不同的物理存储器寻址法：不同的工作方式，就有不同的物理存储器寻址法：u16位微机的内存管理只有一种方式：

7、实地址方式。位微机的内存管理只有一种方式：实地址方式。u32位微机的内存管理有：实地址方式、虚地址保护方式、位微机的内存管理有：实地址方式、虚地址保护方式、V86（虚拟（虚拟8086）方式。）方式。是一种模拟仿真是一种模拟仿真8086方式，方式，寻址过程和实地址方式相寻址过程和实地址方式相同同微微型型计计算算机机接接口口技技术术第第3 3章章 存储器及其接口存储器及其接口1.实地址方式实地址方式u每个存储单元的地址，可以用每个存储单元的地址，可以用20位物理地址表达，也可以位物理地址表达，也可以用用“段基址：偏移量段基址：偏移量”表示。表示。20位物理地址位物理地址=16位段基址位段基址10H

8、+16位偏移量位偏移量u32位地址线中只有位地址线中只有20位地址线位地址线A19 A0起作用，所以最大物起作用，所以最大物理空间只有理空间只有220B=1MB 地址编号地址编号0 0000H F FFFFH，4G的其它空的其它空间没有作用。间没有作用。u段地址仍然为段地址仍然为16的倍数，每个段的最大地址空间为的倍数，每个段的最大地址空间为64KB；段寄存器的值是段的起始地址。段寄存器的值是段的起始地址。说明说明：实地址方式下仅使用了：实地址方式下仅使用了1MB地址空间，并地址空间，并 不等于物理存储器只有不等于物理存储器只有1MB。2.保护虚地址模式保护虚地址模式（1）80X86 32位地

9、址线都能寻址，物理存储器的最大寻址位地址线都能寻址，物理存储器的最大寻址空间为空间为232B=4GB第第3 3章章 存储器及其接口存储器及其接口（2）寻址方式：先生成线性地址，再生成物理地址，两个地）寻址方式：先生成线性地址，再生成物理地址，两个地址都采用段基址址都采用段基址+偏移量的方法偏移量的方法（3）由于段寄存器只有）由于段寄存器只有16位，在生成线性地址时，位，在生成线性地址时，32位段位段基址只能放在存储器中，为此引入基址只能放在存储器中，为此引入“描述符描述符（Descriptor)”的概念的概念 生成线性地址由生成线性地址由MMU的分段部件完成，段基址和偏移量都是的分段部件完成，

10、段基址和偏移量都是32位位 32位线性地址位线性地址=32位段基址位段基址+32位偏移量位偏移量生成物理地址由生成物理地址由MMU的分页部件完成，基址是的分页部件完成，基址是20位的页基址，偏位的页基址，偏移量移量12位位 32位物理地址位物理地址=20位页基址位页基址1000H+12位偏移量位偏移量 第第3 3章章 存储器及其接口存储器及其接口2.保护虚地址模式保护虚地址模式u“描述符描述符”（Descriptor）描述符：描述符：是一种存放在内存条中的数据结构，一个描述符由是一种存放在内存条中的数据结构，一个描述符由6464位二进制组成（其中包含位二进制组成（其中包含3232位段基址）位段

11、基址）8K8K（=8192=8192）个描述符集合成一个）个描述符集合成一个“描述符表描述符表”从描述符表中寻址一个描述符需要从描述符表中寻址一个描述符需要1313位地址，通常位地址，通常1616位选择符位选择符(即段寄存器）的即段寄存器）的D D1515D D3 3专门用于存放专门用于存放1313位位地址信号（称地址信号（称“段号索引段号索引ID”ID”）3232位线性地址的生成：位线性地址的生成：先把先把1616位选择符装入段寄存器，相应电路根据位选择符装入段寄存器，相应电路根据1313位位段号索引值确定出段号索引值确定出81928192个描述符中的一个，然后把描述个描述符中的一个，然后把

12、描述符的符的6464位内容装入段描述符寄存器，最后从段描述符寄位内容装入段描述符寄存器，最后从段描述符寄存器中取出存器中取出3232位段基址与位段基址与3232位偏移量相加。位偏移量相加。第第3 3章章 存储器及其接口存储器及其接口13位位选择符选择符16位位地地址址低低3位位为为000B1个描述个描述符首址符首址8B1个描述符个描述符32位位段基址段基址64位描述位描述符寄存器符寄存器+32位位偏移量偏移量分页分页管理管理机制机制禁止禁止分页分页机制机制4GB物理物理存储器存储器32位位线性地址线性地址32位位物理地址物理地址段描述符表段描述符表u 段地址可达段地址可达32位，其值可以不是位

13、，其值可以不是16的倍数，每个段的容量的倍数，每个段的容量可达可达4G，段寄存器的值不是段地址，而是段描述符在段描述，段寄存器的值不是段地址，而是段描述符在段描述符表中的相对地址，是描述符在描述符表中的索引。符表中的相对地址，是描述符在描述符表中的索引。3.存储器管理技术：存储器管理技术：分段和分页分段和分页u分段：完成逻辑地址到线性地址的转换分段：完成逻辑地址到线性地址的转换对存储器段内某个字或字节进行访问，程序中必须对存储器段内某个字或字节进行访问，程序中必须给出逻辑地址（段选择符和偏移量）。给出逻辑地址（段选择符和偏移量）。16 16位段寄存器位段寄存器段选择符段描述符表段描述符表（段基

14、址段基址、段大小、段、段大小、段访问权限和特权级）访问权限和特权级）段描述符索引索引段基址段基址+段内偏移量段内偏移量 线性地址，此时无需分页，线性线性地址，此时无需分页，线性地址直接映射到物理地址空间。地址直接映射到物理地址空间。第第3 3章章 存储器及其接口存储器及其接口3.存储器管理技术：存储器管理技术：分段和分页分段和分页u分页：多用于虚拟存储器管理分页：多用于虚拟存储器管理分页（分页（Why?）在在cpu中设置分页机制是由计算机的实际系统决定的。如：中设置分页机制是由计算机的实际系统决定的。如：内存条仅内存条仅512M1G等，实际配置的物理存储器与系统能寻址等，实际配置的物理存储器与

15、系统能寻址的的4G线性空间少，在把线性空间少，在把46位的虚拟地址转换成位的虚拟地址转换成32位线性地址位线性地址时，这时，这32位的线性地址未必恰好有合适的内存支持。位的线性地址未必恰好有合适的内存支持。分段利用描述符把虚拟地址转换位线性地址；分页分段利用描述符把虚拟地址转换位线性地址；分页利用页目录和页表将线性地址转换为物理地址。利用页目录和页表将线性地址转换为物理地址。第第3 3章章 存储器及其接口存储器及其接口u处理器将线性地址空间划分为固定大小的页面，在内存中处理器将线性地址空间划分为固定大小的页面，在内存中建立一个页目录和一套页表，用于保存页面的映射信息。建立一个页目录和一套页表，

16、用于保存页面的映射信息。u虚拟存储器和物理存储器都被划分成同样尺寸的页（通常虚拟存储器和物理存储器都被划分成同样尺寸的页（通常是是4KB）。）。第第3 3章章 存储器及其接口存储器及其接口实质是把虚拟空间和线性空间划分成若干个段，实质是把虚拟空间和线性空间划分成若干个段，虚拟空间的每一个段都可以映射到线性空间的对虚拟空间的每一个段都可以映射到线性空间的对 应段上。应段上。：实质是把线性空间和物理空间都划分成若干个：实质是把线性空间和物理空间都划分成若干个 页，线性空间中任何一页都可以映射到物理空间页，线性空间中任何一页都可以映射到物理空间 的任何一页。的任何一页。u控制线的连接：控制线的连接：

17、一般一般M/IO、RD、WR、READY等按照控制的实际等按照控制的实际要求接到存储器的相应位置；要求接到存储器的相应位置；存储器的控制输入线除片选信号存储器的控制输入线除片选信号CS（或（或CE）接片）接片选地址译码器输出外，其余常和选地址译码器输出外，其余常和cpu的控制线直接的控制线直接相连或接地。相连或接地。第第3 3章章 存储器及其接口存储器及其接口3.4 存储器接口技术存储器接口技术1.连接方法连接方法u地址线的连接：地址线的连接：cpu的地址线经过地址译码器产生芯的地址线经过地址译码器产生芯片的片选信号。片的片选信号。1个存储器的多个芯片区分开；个存储器的多个芯片区分开；RAM和

18、和ROM区分开。区分开。u数据线的连接数据线的连接2.存储器地址译码法存储器地址译码法 片选控制译码器：对高位地址译码后产生存储器芯片片选信号片选控制译码器：对高位地址译码后产生存储器芯片片选信号 片内地址译码电路：对低位地址译码实现片内存储单元的寻址片内地址译码电路：对低位地址译码实现片内存储单元的寻址u线选法线选法 CPU寻址空间远大于存储器容量时，用高寻址空间远大于存储器容量时，用高位地址直接作为存储器芯片的片选信号，每根地址线选位地址直接作为存储器芯片的片选信号，每根地址线选通一块芯片。通一块芯片。（1）1KB CS（2）1KBCS（3）1KBCS（3）1KBCS1111A10A11A

19、13A11A0A9线选结构示意图线选结构示意图第第3 3章章 存储器及其接口存储器及其接口例题例题3.1 3.1 使用使用16K16K8 8位位ROMROM芯片组成芯片组成64K64K8 8位存储器，位存储器，CPUCPU使用使用80888088（方法一：线选法）（方法一：线选法）第第3 3章章 存储器及其接口存储器及其接口 A18、A19 A0A13 8088 A14 A15A16A17（1）16Kcs（2）16Kcs（3）16Kcs（4）16Kcs1111空空 XX00 0100 0000 0000 0000 XX00 0111 1111 1111 1111 XX00 1000 0000

20、0000 0000 XX00 1011 1111 1111 1111 XX01 0000 0000 0000 0000 XX01 0011 1111 1111 1111 XX10 0000 0000 0000 0000 XX10 0011 1111 1111 1111第第3 3章章 存储器及其接口存储器及其接口2.存储器地址译码法存储器地址译码法u全译码法全译码法 除了将低位地址总线直接与各芯片的地除了将低位地址总线直接与各芯片的地址线相连之外，其余高位地址总线全部经译码后作为各址线相连之外，其余高位地址总线全部经译码后作为各芯片的片选信号。芯片的片选信号。三总线连接三总线连接例题例题3.1

21、3.1 使用使用16K16K8 8位位ROMROM芯片组成芯片组成64K64K8 8位存储器，位存储器，CPUCPU使用使用80888088（方法二：全译码法）（方法二：全译码法）A0A13接芯片A14A19接片选地址译码14跟：A0A13ABM/IO，接芯片R/WCS：接片选OE：接地CB8根：D0D78根：D0D7DBCPU 220X8位芯片214X8位第第3 3章章 存储器及其接口存储器及其接口A0A13CS OED0D7 A14A19 A0A13 8088 D0D7A0A13CS OED0D7Y0Y4Y5Y6Y7Y63A0A13CS OED0D7A0A13CS OED0D76:64片选

22、地址片选地址译码器译码器00 010000 010100 011000 0111第第3 3章章 存储器及其接口存储器及其接口例题例题3.1 3.1 使用使用16K16K8 8位位ROMROM芯片组成芯片组成64K64K8 8位存储器，位存储器，CPUCPU使用使用80888088（方法三：部分译码法）（方法三：部分译码法）AB：20根 A0A13：接芯片A14A15：接片选地址译码器输入 A16A19：空A16A19 A15 A148088 A0A132：4片选地址片选地址译码器译码器00011011(1)(2)(3)(4)接芯片接芯片CS端端接各芯片地址线接各芯片地址线u部分译码法部分译码法

23、 将高位地址线中的一部分进行译码。，产将高位地址线中的一部分进行译码。，产生片选信号。生片选信号。用于不需要全部地址空间的寻址能力，但采用线选法时地址线又不够用的情况。用于不需要全部地址空间的寻址能力，但采用线选法时地址线又不够用的情况。第第3 3章章 存储器及其接口存储器及其接口三种译码法的特征比较：三种译码法的特征比较：有有有有无无有无地址重有无地址重叠区叠区经反相器与经反相器与CPUCPU地址线相连地址线相连接片选地址译码接片选地址译码器的输出，接哪器的输出，接哪一根由地址空间一根由地址空间分配决定分配决定存储芯片的存储芯片的CS的接法的接法 芯片地址线芯片地址线数数+芯片分组数芯片分组

24、数和存储器的地和存储器的地址线相同址线相同全部全部cpu的地址线的地址线用了多少根用了多少根思考题：思考题：使用使用6116（2K8）SRAM芯片组成芯片组成16K8存储器，存储器，设起始地址设起始地址为为40000H，CPU用用8088，使用全译码设计译码器。，使用全译码设计译码器。以以Intel2716（2K8位）芯片为例位）芯片为例 与与8位位CPU的连接方法：的连接方法：低位地址线、数据线直接相连；低位地址线、数据线直接相连；工作电源工作电源VCC直接与直接与+5V电源相连，编程电源通电源相连，编程电源通常由开关控制；常由开关控制；CE-和和OE-信号分别由信号分别由CPU高位地址总线

25、和控制总高位地址总线和控制总线译码后产生，通常采用下图所示的线译码后产生，通常采用下图所示的3种方法。种方法。第第3 3章章 存储器及其接口存储器及其接口3.5 主存储器接口主存储器接口1.EPROM与与CPU的接口的接口 A7 A6 A5 A4 A3 A2 A1 A0 O1 O2 O3GNDUCCA8A9UPPOEA10CEO7O6O5O4O31234567891011122423222120191817161514132716引脚图引脚图输出输出允许允许片选片选Intel 2716Intel 2716芯片与芯片与CPUCPU的连接方法的连接方法A0A10译码器A11A151A0A10271

26、6CEM 访问RDOEDOUT（a）A0A10译码器A11A15A0A102716CEOE1M 访问RDDOUT（b）A0A10译码器A11A15A0A102716CEM 访问RDOEDOUT（c）第第3 3章章 存储器及其接口存储器及其接口例题（教材例题（教材P125）用）用2716EPROM芯片为芯片为8位微处位微处 理器设计一个理器设计一个16KB的的ROM存储器存储器第第3 3章章 存储器及其接口存储器及其接口(1)确定芯片组数确定芯片组数:每片每片2716存储容量为存储容量为2KB,16KB需要需要8片片 (2)片内译码片内译码:(0000H07FFH)(3)8个片选信号的译码个片选

27、信号的译码:用用74LS138(4)CPU的总线与存储器的连接的总线与存储器的连接 数据线数据线8条条 片上片上11条地址线直接与条地址线直接与CPU的低位地址线连接的低位地址线连接 控制线控制线:读读RD,M第第3 3章章 存储器及其接口存储器及其接口3.5 主存储器接口主存储器接口例题例题3.3 使用下图所示的使用下图所示的SRAM存储芯片构成存储空间为存储芯片构成存储空间为B6000HB6BFFH的存储器，译码器使用的存储器，译码器使用74LS138，CPU使用使用8088A0A9CS OEWE D0D3分析：分析：B6000HB6BFFH=3KB芯片容量为1K4，因此所需芯片6片、芯片

28、分3组、每组芯片数为2片2.SRAM与与CPU的接口的接口第第3 3章章 存储器及其接口存储器及其接口A0A9CS WE OED0D3Y0Y1Y2Y3Y4Y5Y6Y7 A0A9A12A11A10 A13A14A15A16A17A18A19 M/IOD0D3D4D7WR&CBAG1G2AG2BA0A9CS WE OED0D3A0A9CS WE OED0D3第第3 3章章 存储器及其接口存储器及其接口SRAM和和ROM的连接区别：的连接区别：SRAM通常有3条控制线CS、OE和WEEPROM通常有2条控制线CS/CE和OE，接法同SRAM当ROM、PROME2PROM等只读存储器连接时，数据线应画

29、成单向总线。注意：DRAM没有CS信号，其它控制线和数据线接法与EPROM、SRAM基本相同，DRAM和CPU相连时，其地址线需要通过RAS和CAS产生电路和行列地址形成电路在与地址总线相连。总结：总结：第第3 3章章 存储器及其接口存储器及其接口例题例题3.4 要给地址总线为要给地址总线为16位的某位的某8位微机设计一个容量位微机设计一个容量为为12KB的存储器，要求的存储器，要求ROM区为区为8KB，从，从0000H开始，采开始，采用用2716芯片（芯片（2KB*8）；）；RAM区为区为4KB，从，从2000H开始，开始，采用采用6116芯片（芯片（2KB*8）。试画出设计的存储器系统的连

30、）。试画出设计的存储器系统的连线图。线图。A15 A11A10 A0一个可用地址123456000000000100010000110010000101全0 全1全0 全1全0 全1全0 全1全0 全1全0 全10000H 07FFH0800H 0FFFH1000H 17FFH1800H 1FFFH2000H 27FFH2800H 2FFFH分析：分析：第第3 3章章 存储器及其接口存储器及其接口A11A12A13A14A15M/IOA10A0 2716OED7 D0CEA10A0 2716OED7 D0CEA10A0 2716OED7 D0CEA10A0 2716OED7 D0CE A061

31、16 A10 WEOECSD7 D0 A06116 A10 WEOECSD7 D0CBAG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7WERDA10A0D7D0第第3 3章章 存储器及其接口存储器及其接口思考题思考题1:(1)对由对由8K8位，位，RAM组成的存贮器系统，若某组的组成的存贮器系统，若某组的起始地址为起始地址为08000H，则其末地址为则其末地址为 H。(2)用用2K4位的存贮芯片组成位的存贮芯片组成6K8位的存储器，需用位的存储器，需用该片该片 。思考题思考题2:下图是一个未完成的译码器与下图是一个未完成的译码器与RAM的电路图。的电路图。（1）若）若RAM1，RAM2的地址

32、为的地址为D000HD7FFH，请按，请按要求完成图中所标识的引脚连线。要求完成图中所标识的引脚连线。（2）请写出）请写出RAM3的地址空间。的地址空间。第第3 3章章 存储器及其接口存储器及其接口A10A11A12A13A14A151第第3 3章章 存储器及其接口存储器及其接口3.6 高速缓冲存储器接口高速缓冲存储器接口 在引入高速缓冲存储器的系统中，内存由两级存储在引入高速缓冲存储器的系统中，内存由两级存储构成。一级是采用高速静态构成。一级是采用高速静态RAM芯片组成的小容量存储芯片组成的小容量存储器，即器，即Cache；另一级是用廉价的动态；另一级是用廉价的动态RAM芯片组成的芯片组成的

33、大容量主存储器。大容量主存储器。CPU地址索引机构置换控制器高速缓冲存储器主存段（页）地址高位地址低位地址地址总线数据总线CacheCache结构框图结构框图1.Cache原理和原理和cache的映射的映射（1）原理原理：程序运行的所有信息存放在主存储器内，而程序运行的所有信息存放在主存储器内，而高速缓冲存储器中存放的是当前使用最多的程序代码和高速缓冲存储器中存放的是当前使用最多的程序代码和数据，即主存中部分内容的副本。数据，即主存中部分内容的副本。CPU访问存储器时，首先在访问存储器时，首先在Cache中寻找，若寻找成中寻找，若寻找成功，通常称为功，通常称为“命中命中”，则直接对，则直接对C

34、ache操作；若寻找操作；若寻找失败，则对主存储器进行操作，并将有关内容置入失败，则对主存储器进行操作，并将有关内容置入Cache。第第3 3章章 存储器及其接口存储器及其接口引入引入Cache是存储器速度与价格折衷的最佳方法。是存储器速度与价格折衷的最佳方法。第第3 3章章 存储器及其接口存储器及其接口开始接收CPU发出的读数地址包含该地址的块在Cache中？CPU访问指定地址主存储器为主存数据块分配Cache行指定地址数据块读入CPU指定地址数据块装入Cache行NYCPU从Cache中取得指定地址内容结束CacheCache的读操作的读操作第第3 3章章 存储器及其接口存储器及其接口（2）映射）映射全相联：主存中的每一页面映像到全相联：主存中的每一页面映像到cache中的任何一中的任何一个页面位置。个页面位置。直接：不同段中页号相同的内容只能一个复制到缓存直接：不同段中页号相同的内容只能一个复制到缓存中去。中去。分组相联：前两者的折中。分组相联：前两者的折中。（3）置换（或替换）算法）置换（或替换）算法 当当Cache访问不命中，需要访问主存并讲主存数据块装访问不命中，需要访问主存并讲主存数据块装入入Cache时，某一行时，某一行Cache行中原来的数据讲被替换。行中原来的数据讲被替换。FIFO（先进先出）算法（先进先出）算法LRU（最近最少使用）算法（最近最少使用）算法