第2章-51系列单片机的硬件结构

《第2章-51系列单片机的硬件结构》由会员分享，可在线阅读，更多相关《第2章-51系列单片机的硬件结构（182页珍藏版）》请在装配图网上搜索。

1、第第2章章 51系列单片机的硬件结构系列单片机的硬件结构 2.1 512.1 51系列单片机简介系列单片机简介 2.2 512.2 51单片机的内部结构与引脚信息单片机的内部结构与引脚信息 2.3 2.3 微处理器微处理器 2.4 2.4 存储器存储器 2.5 2.5 并行输入并行输入/输出接口输出接口 2.6 2.6 定时器定时器/计数器计数器 2.7 2.7 串行输入串行输入/输出口输出口 2.8 512.8 51单片机的中断系统单片机的中断系统 2.9 2.9 复位状态与复位电路复位状态与复位电路 2.10 512.10 51单片机的低功耗方式单片机的低功耗方式 51系列单片机是指具有系

2、列单片机是指具有8051内核内核体系结构、体系结构、引脚引脚信号信号和和指令系统指令系统完全完全兼容兼容的单片机的总称。的单片机的总称。本章将从应用角度介绍本章将从应用角度介绍51系列单片机的硬件结构特系列单片机的硬件结构特征，着重讲述征，着重讲述51单片机提供给用户的单片机提供给用户的可用资源可用资源以及如以及如何合理使用这些资源。何合理使用这些资源。第第2章章 51系列单片机的硬件结构系列单片机的硬件结构 MCS-51系列单片机系列单片机 MCS-51系列单片机最早由系列单片机最早由Intel公司推出，其产公司推出，其产品可分为两大系列：品可分为两大系列：51子系列子系列和和52子系列子系

3、列。51子系列的基本产品有子系列的基本产品有8031、8051和和8751，与，与这三种机型兼容的低功耗这三种机型兼容的低功耗CMOS器件为器件为80C31、80C51和和87C51。它们的指令系统与芯片引脚完全兼。它们的指令系统与芯片引脚完全兼容，它们的差别仅在于片内有无容，它们的差别仅在于片内有无ROM或或EPROM。52子系列主要有子系列主要有8032、8052、8752三种机型。三种机型。它与它与51子系列的不同之处在于：片内数据存储器增至子系列的不同之处在于：片内数据存储器增至256字节；片内程序存储器增至字节；片内程序存储器增至8KB(8032无无)；有；有3个个16位定时位定时/

4、计数器，计数器，6个中断源。个中断源。2.1 51系列单片机简介系列单片机简介 8051派生产品派生产品 8051派生产品是各厂家以派生产品是各厂家以51为基本内核而推出的为基本内核而推出的单片机产品。这些派生产品在单片机产品。这些派生产品在8051内核上增加了存储内核上增加了存储器、通信接口和实时控制部件，增强了器、通信接口和实时控制部件，增强了8051单片机的单片机的调试与应用能力。这些增强型调试与应用能力。这些增强型8051单片机是基于单片机是基于CMOS工艺的，通常称为工艺的，通常称为80C51系列单片机。系列单片机。虽然这些单片机产品之间存在差异，但它们的基虽然这些单片机产品之间存在

5、差异，但它们的基本结构和功能是相同的。在此统称它们为本结构和功能是相同的。在此统称它们为“51单片单片机机”。2.1 51系列单片机简介系列单片机简介 51单片机基本组成单片机基本组成 51系列单片机的内部结构框图如图系列单片机的内部结构框图如图2.1所示。所示。从图中可看出，从图中可看出，MCS-51单片机组成结构中包含单片机组成结构中包含运算器、控制器、片内存储器、运算器、控制器、片内存储器、4个并行个并行I/O口、口、1个个串行口、定时器串行口、定时器/计数器、中断系统、振荡器等功能部计数器、中断系统、振荡器等功能部件。图中件。图中SP是堆栈指针寄存器，是堆栈指针寄存器，PC是程序计数器

6、，是程序计数器，PSW是程序状态字寄存器，是程序状态字寄存器，DPTR是数据指针寄存器。是数据指针寄存器。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 5151单片机的引脚信号单片机的引脚信号 2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 51单片机的引脚信号单片机的引脚信号 双列直插式双列直插式(DIP)51系列单片机芯片一般为系列单片机芯片一般为40条引条引脚，其引脚说明如下：脚，其引脚说明如下：主电源引脚主电源引脚 Vcc(40脚脚)：接：接+5V电源正端。电源正端。Vss(20脚脚)：接：接+5

7、V电源地端。电源地端。外接晶体引脚外接晶体引脚 XTAL1(19脚脚)：接外部石英晶体的一端。在单片：接外部石英晶体的一端。在单片机内部，它是一个反相放大器的输入端，可构成片内机内部，它是一个反相放大器的输入端，可构成片内振荡器。当采用外部时钟时，对于振荡器。当采用外部时钟时，对于HMOS单片机，该单片机，该引脚接地；对于引脚接地；对于CHMOS单片机，该引脚作为外部振单片机，该引脚作为外部振荡信号的输入端。荡信号的输入端。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 51单片机的引脚信号单片机的引脚信号 外接晶体引脚外接晶体引脚 XTAL2(18脚脚)：接外部石英晶体的另一端

8、。在片：接外部石英晶体的另一端。在片内，它是片内振荡器反相放大器的输出端。当采用外内，它是片内振荡器反相放大器的输出端。当采用外部时钟时，对于部时钟时，对于HMOS单片机，该引脚为外部振荡信单片机，该引脚为外部振荡信号的输入端；对于号的输入端；对于CHMOS单片机，该引脚悬空不接。单片机，该引脚悬空不接。输入输入/输出引脚输出引脚 P0口口(3932脚脚)：P0.0P0.7统称为统称为P0口。在不接口。在不接片外存储器与不扩展片外存储器与不扩展I/O口时，可作为准双向输入口时，可作为准双向输入/输出输出口。在接有片外存储器或扩展口。在接有片外存储器或扩展I/O口时，口时，P0口分时复用口分时复

9、用为为低低8位地址总线位地址总线和和双向数据总线双向数据总线。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 5151单片机的引脚信号单片机的引脚信号 输入输入/输出引脚输出引脚 P1口口(18脚脚)：P1.0P1.7统称为统称为P1口，可作为口，可作为准双向准双向I/O口使用。对于口使用。对于52子系列，子系列，P1.0与与P1.1还有第还有第二功能：二功能：P1.0可用作定时器可用作定时器/计数器计数器2的计数脉冲输入的计数脉冲输入端端T2；P1.1可用作定时器可用作定时器/计数器计数器2的外部控制端的外部控制端T2EX。P2口口(2128脚脚)：P2.0P2.7统称为统称为

10、P2口，一般口，一般可作为准双向可作为准双向I/O口使用；在接有片外存储器或扩展口使用；在接有片外存储器或扩展I/O口且寻址范围超过口且寻址范围超过256字节时，字节时，P2口可用作高口可用作高8位位地址总线。地址总线。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 5151单片机的引脚信号单片机的引脚信号 输入输入/输出引脚输出引脚 P3口口(1017脚脚)：P3.0P3.7统称为统称为P3口。除作口。除作为准双向为准双向I/O口使用外，还可以将每一位用于第二功口使用外，还可以将每一位用于第二功能，而且能，而且P3口的每一条引脚均可独立定义为第一功能口的每一条引脚均可独立定义为

11、第一功能的输入输出或第二功能。的输入输出或第二功能。P3口的第二功能如表口的第二功能如表2.1所示。所示。在在P3口中最常用的是读口中最常用的是读/写控制线，即：写控制线，即：P3.7(读控制线读控制线)P3.6(写控制线写控制线)2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 5151单片机的引脚信号单片机的引脚信号 输入输入/输出引脚输出引脚P3P3口的第二功能口的第二功能2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号引脚第二功能P3.0RxD 串行口输入端P3.1TxD 串行口输出端P3.2INT0 外部中断0请求输入端，低电平有效P3.3INT1 外部中断1

12、请求输入端，低电平有效P3.4T0 定时器/计数器0计数脉冲输入端P3.5T1 定时器/计数器1计数脉冲输入端P3.6WR 外部数据存储器写选通信号输出端，低电平有效P3.7RD 外部数据存储器读选通信号输出端，低电平有效 5151单片机的引脚信号单片机的引脚信号 控制线控制线 ALE/PROG(30脚脚)：地址锁存有效信号输出端。：地址锁存有效信号输出端。在访问片外程序存储器期间，在访问片外程序存储器期间，ALE以每机器周期两次以每机器周期两次进行信号输出，其下降沿用于控制锁存进行信号输出，其下降沿用于控制锁存P0输出的低输出的低8位地址；在不访问片外程序存储器期间，位地址；在不访问片外程序

13、存储器期间，ALE端仍以端仍以上述频率上述频率(fosc/6)输出，所以可作为对外输出的时钟脉输出，所以可作为对外输出的时钟脉冲或用于定时目的。但要注意，在访问片外数据存储冲或用于定时目的。但要注意，在访问片外数据存储器期间，器期间，ALE脉冲会跳空一个，此时作为时钟输出就脉冲会跳空一个，此时作为时钟输出就不妥了不妥了(详见详见2.3.3节节CPU时序时序)。对于片内含有对于片内含有EPROM的机型，在编程期间，该的机型，在编程期间，该引脚用作编程脉冲引脚用作编程脉冲PROG的输入的输入端。端。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 5151单片机的引脚信号单片机的引脚信

14、号 控制线控制线 PSEN(29脚脚)：片外程序存储器读选通信号输出端，：片外程序存储器读选通信号输出端，低电平有效。当从外部程序存储器读取指令或常数期低电平有效。当从外部程序存储器读取指令或常数期间，每个机器周期该信号两次有效，以通过数据总线间，每个机器周期该信号两次有效，以通过数据总线P0口读回指令或常数。在访问片外数据存储器期间，口读回指令或常数。在访问片外数据存储器期间，PSEN信号将不出现。信号将不出现。EA/VPP(31脚脚)：EA为片外程序存储器选用端。为片外程序存储器选用端。该引脚有效该引脚有效(低电平低电平)时，只选用片外程序存储器，否时，只选用片外程序存储器，否则单片机上电

15、或复位后选用片内程序存储器。则单片机上电或复位后选用片内程序存储器。对于片内含有对于片内含有EPROM的机型，在编程期间，此引的机型，在编程期间，此引脚用作脚用作21V编程电源编程电源VPP的输入端。的输入端。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 5151单片机的引脚信号单片机的引脚信号 控制线控制线 RST/VPD(9脚脚)：RST即为即为RESET，VPD为备用电为备用电源。该引脚为单片机的上电复位或掉电保护端。当单源。该引脚为单片机的上电复位或掉电保护端。当单片机振荡器工作时，该引脚上出现持续两个机器周期片机振荡器工作时，该引脚上出现持续两个机器周期的高电平，就可

16、实现复位操作，使单片机回复到初始的高电平，就可实现复位操作，使单片机回复到初始状态。上电时，考虑到振荡器有一定的起振时间，该状态。上电时，考虑到振荡器有一定的起振时间，该引脚上高电平必须持续引脚上高电平必须持续10ms以上才能保证有效复位。以上才能保证有效复位。当当Vcc发生故障，降低到低电平规定值或掉电时，发生故障，降低到低电平规定值或掉电时，该引脚可接上备用电源该引脚可接上备用电源VPD为内部为内部RAM供电，以保证供电，以保证RAM中的数据不丢失。中的数据不丢失。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 5151单片机的引脚信号单片机的引脚信号 综上所述，综上所述，M

17、CS-51系列单片机引脚可归纳为：系列单片机引脚可归纳为：单片机功能多，引脚数少，因而许多引脚都具有单片机功能多，引脚数少，因而许多引脚都具有第二功能第二功能(引脚复用引脚复用)。单片机对外呈现单片机对外呈现3总线形式，即：由总线形式，即：由P2口、口、P0口口(接地址锁存器接地址锁存器)组成组成16位地址总线；由位地址总线；由P0口分时复用口分时复用为数据总线；由为数据总线；由ALE、PSEN、RST、EA与与P3口中的口中的INT0、INT1、T0、T1、WR、RD共共10个引脚组成控个引脚组成控制总线，如图制总线，如图2.2(b)所示。所示。由于是由于是16位地址线，因此片外存储器的寻址

18、范围位地址线，因此片外存储器的寻址范围可达到可达到64KB。2.2 51单片机内部结构与引脚信号单片机内部结构与引脚信号 运算部件运算部件 运算部件以算术逻辑单元运算部件以算术逻辑单元ALU为核心，包括累加为核心，包括累加器器ACC、寄存器、寄存器B、暂存器、程序状态字、暂存器、程序状态字PSW等许多等许多部件。它能实现数据的算术逻辑运算、位变量处理和部件。它能实现数据的算术逻辑运算、位变量处理和数据传输等操作。数据传输等操作。算术逻辑单元算术逻辑单元ALU 算术逻辑单元不仅能完成算术逻辑单元不仅能完成8位二进制的加、减、位二进制的加、减、乘、除、加乘、除、加1、减、减1及及BCD加法的十进制

19、调整等算术运加法的十进制调整等算术运算，还能对算，还能对8位变量进行逻辑位变量进行逻辑“与与”、“或或”、“异异或或”、循环移位、求补、清零等逻辑运算，并具有数、循环移位、求补、清零等逻辑运算，并具有数据传输、程序转移等功能。据传输、程序转移等功能。2.3 微处理器微处理器CPU 运算部件运算部件 累加器累加器ACC、寄存器、寄存器B 累加器累加器ACC（简称（简称累加器累加器A）为一个）为一个8位寄存器，位寄存器，它是它是CPU中使用最频繁的寄存器。进入中使用最频繁的寄存器。进入ALU作算术和作算术和逻辑运算的操作数多来自于逻辑运算的操作数多来自于ACC，运算结果也常送回，运算结果也常送回A

20、CC保存。寄存器保存。寄存器B是为是为ALU进行乘进行乘/除法运算而设置除法运算而设置的。若不作乘除运算时，的。若不作乘除运算时，B可作为通用寄存器使用。可作为通用寄存器使用。2.3 微处理器微处理器CPU 运算部件运算部件 程序状态字程序状态字PSW 程序状态字程序状态字PSW是一个是一个8位的标志寄存器，它保位的标志寄存器，它保存指令执行结果的特征信息，以供程序查询和判别。存指令执行结果的特征信息，以供程序查询和判别。其各位的定义如下：其各位的定义如下：进位标志位进位标志位C(PSW.7)：在执行某些算术操作类、：在执行某些算术操作类、逻辑操作类指令时，可被硬件或软件置位或清零。它逻辑操作

21、类指令时，可被硬件或软件置位或清零。它表示运算结果是否有进位或借位。如果在最高位有进表示运算结果是否有进位或借位。如果在最高位有进位位(加法时加法时)或有借位或有借位(减法时减法时)，则，则C=1，否则，否则C=0。2.3 微处理器微处理器CPU 运算部件运算部件 程序状态字程序状态字PSW 辅助进位（辅助进位（或称或称半进位）标志位半进位）标志位AC(PSW.6)：它：它表示两个表示两个8位数运算，低位数运算，低4位有无进位有无进(借借)位的状况。当位的状况。当低低4位相加位相加(减减)时，若时，若D3位向位向D4位有进位有进(借借)位，则位，则AC为为1，否则，否则AC为为0。在。在BCD

22、码运算的十进制调整中要码运算的十进制调整中要用到该标志。用到该标志。用户自定义标志位用户自定义标志位F0(PSW.5)：用户可根据自己：用户可根据自己的需要对的需要对F0赋予一定的含义，通过软件置位或清零，赋予一定的含义，通过软件置位或清零，并根据并根据F0=1或或0来决定程序的执行方式，或反映系统来决定程序的执行方式，或反映系统某一种工作状态。某一种工作状态。2.3 微处理器微处理器CPU 运算部件运算部件 程序状态字程序状态字PSW 工作寄存器组选择位工作寄存器组选择位RS1、RS0(PSW.4、PSW.3)：可用软件置位或清零，用于选定当前使用：可用软件置位或清零，用于选定当前使用的的4

23、个工作寄存器组中的某一组个工作寄存器组中的某一组(详见第详见第2.4节节)。奇偶标志位奇偶标志位P(PSW.0)：在执行指令后，单片机根：在执行指令后，单片机根据累加器据累加器A中中“1”的个数的奇偶自动给该标志置位或的个数的奇偶自动给该标志置位或清零。若清零。若A中中“1”的个数为奇数，则的个数为奇数，则P为为“1”；否则；否则P为为“0”。该标志对串行通信的数据传输非常有用，通。该标志对串行通信的数据传输非常有用，通过奇偶校验可检验传输的可靠性。过奇偶校验可检验传输的可靠性。2.3 微处理器微处理器CPU 运算部件运算部件 程序状态字程序状态字PSW 溢出标志位溢出标志位P(PSW.1)：

24、做加法或减法时，由硬件：做加法或减法时，由硬件置位或清零，以指示运算结果是否溢出。置位或清零，以指示运算结果是否溢出。OV=1反映反映运算结果超出了累加器的数值范围运算结果超出了累加器的数值范围(无符号数的范围为无符号数的范围为0255，以补码形式表示的有符号数范围为，以补码形式表示的有符号数范围为-128+127)。进行无符号数的加法或减法时，。进行无符号数的加法或减法时，OV的值与进的值与进位位位位C的值相同；进行有符号数的加法时，如最高位、的值相同；进行有符号数的加法时，如最高位、次高位之一有进位，或做减法时，如最高位、次高位次高位之一有进位，或做减法时，如最高位、次高位之一有借位，之一

25、有借位，OV被置位，即被置位，即OV的值为最高位和次高的值为最高位和次高位的异或位的异或(C7 C6)。2.3 微处理器微处理器CPU 运算部件运算部件 程序状态字程序状态字PSW 溢出标志位溢出标志位P(PSW.1)：执行乘法指令执行乘法指令“MUL AB”也会影响也会影响OV标志，如标志，如果积大于果积大于255时，时，OV=1；否则；否则OV=0。执行除法指令执行除法指令“DIV AB”也会影响也会影响OV标志，如果标志，如果B中所存放的除数为中所存放的除数为0，OV=1；否则；否则 OV=0。2.3 微处理器微处理器CPU 运算部件运算部件 布尔处理机布尔处理机 布尔处理机（即位处理布

26、尔处理机（即位处理)是是MCS-51单片机单片机ALU所所具有的一种功能。单片机指令系统中的具有的一种功能。单片机指令系统中的位处理指令集位处理指令集(17条位操作指令条位操作指令)，存储器中的位地址空间，以及借，存储器中的位地址空间，以及借用程序状态寄存器用程序状态寄存器PSW中的中的进位标志进位标志CY作为位操作作为位操作“累加器累加器”，构成了，构成了MCS-51单片机内的布尔处理机。单片机内的布尔处理机。它可对直接寻址的位它可对直接寻址的位(bit)变量进行位处理，如置位、变量进行位处理，如置位、清零、取反、测试转移以及逻辑清零、取反、测试转移以及逻辑“与与”、“或或”等位等位操作，使

27、用户在编程时可以利用指令完成原来单凭复操作，使用户在编程时可以利用指令完成原来单凭复杂的硬件逻辑所完成的功能，并可方便地设置标志等。杂的硬件逻辑所完成的功能，并可方便地设置标志等。2.3 微处理器微处理器CPU 控制部件及振荡器控制部件及振荡器 控制部件是单片机的神经中枢，它包括定时和控控制部件是单片机的神经中枢，它包括定时和控制电路、指令寄存器、译码器以及信息传送控制等部制电路、指令寄存器、译码器以及信息传送控制等部件。它先以件。它先以主振频率为基准主振频率为基准发出发出CPU的时序，对指令的时序，对指令进行译码，然后发出各种控制信号，完成一系列定时进行译码，然后发出各种控制信号，完成一系列

28、定时控制的控制的微操作微操作，以协调单片机内部各功能部件之间的，以协调单片机内部各功能部件之间的数据传送、数据运算等操作，并对外发出地址锁存信数据传送、数据运算等操作，并对外发出地址锁存信号号ALE、外部程序存储器选通、外部程序存储器选通PSEN，以及通过，以及通过P3.7和和P3.6发出数据存储器读发出数据存储器读RD、写、写WR等控制信号，并等控制信号，并且接收处理外接的复位信号和外部程序存储器访问控且接收处理外接的复位信号和外部程序存储器访问控制信号制信号EA。2.3 微处理器微处理器CPU 控制部件及振荡器控制部件及振荡器 单片机的定时控制功能是用片内的时钟电路和定单片机的定时控制功能

29、是用片内的时钟电路和定时电路来完成的，而片内的时钟产生方式有两种：内时电路来完成的，而片内的时钟产生方式有两种：内部时钟方式和外部时钟方式。部时钟方式和外部时钟方式。内部时钟内部时钟方式下方式下外接晶外接晶振振的方法如下：的方法如下：2.3 微处理器微处理器CPU 控制部件及振荡器控制部件及振荡器 采用片内时钟方式时，片内高增益反相放大器通采用片内时钟方式时，片内高增益反相放大器通过过XTAL1、XTAL2外接作为反馈元件的晶体与电容外接作为反馈元件的晶体与电容组成的并联谐振回路，构成一个自激振荡器向内部时组成的并联谐振回路，构成一个自激振荡器向内部时钟电路提供振荡时钟。钟电路提供振荡时钟。振

30、荡器的频率主要取决于晶体的振荡频率，一般振荡器的频率主要取决于晶体的振荡频率，一般晶体可在晶体可在1.212MHz之间任选；电容之间任选；电容C1、C2的值则的值则有微调作用，通常取有微调作用，通常取30pF左右。左右。2.3 微处理器微处理器CPU 控制部件及振荡器控制部件及振荡器 采用采用外部时钟外部时钟方式的电路如下：方式的电路如下：2.3 微处理器微处理器CPU 控制部件及振荡器控制部件及振荡器 采用外部时钟方式时，按不同工艺制造的单片机采用外部时钟方式时，按不同工艺制造的单片机芯片其接法各不相同，见下表所示：芯片其接法各不相同，见下表所示：2.3 微处理器微处理器CPU芯片类型接 法

31、XTAL1XTAL2HMOS接地接片外振荡脉冲输入端(带上拉电阻)CHMOS接片外振荡脉冲输入端(带上拉电阻)接地 CPU时序时序 计算机在执行指令时，是将一条指令分解为若干计算机在执行指令时，是将一条指令分解为若干基本的微操作，这些微操作所对应的脉冲信号在时间基本的微操作，这些微操作所对应的脉冲信号在时间上的先后次序称为计算机的时序。上的先后次序称为计算机的时序。51单片机的时序由单片机的时序由四种周期构成：四种周期构成：振荡周期振荡周期：振荡脉冲的周期。：振荡脉冲的周期。状态周期状态周期：两个振荡周期为一个状态周期，也称：两个振荡周期为一个状态周期，也称为时钟周期，用为时钟周期，用S表示。

32、两个振荡周期作为两个节拍表示。两个振荡周期作为两个节拍分别称为节拍分别称为节拍P1和节拍和节拍P2。在状态周期的前半周期。在状态周期的前半周期P1有效时，通常完成算术逻辑操作；在后半周期有效时，通常完成算术逻辑操作；在后半周期P2有效有效时，一般进行内部寄存器之间的传输。时，一般进行内部寄存器之间的传输。2.3 微处理器微处理器CPU CPU时序时序 机器周期机器周期：一个机器周期包含：一个机器周期包含6个状态周期，用个状态周期，用S1、S2、S6表示；共表示；共12个节拍，依次可表示为个节拍，依次可表示为S1P1、S1P2、S2P1、S2P2、S6P1、S6P2。指令周期指令周期：是指执行一

33、条指令所占用的全部时间，：是指执行一条指令所占用的全部时间，它以机器周期为单位。它以机器周期为单位。MCS-51系列单片机除乘法、系列单片机除乘法、除法指令是除法指令是4周期指令外，其余都是单周期指令和双周期指令外，其余都是单周期指令和双周期指令。周期指令。若选用若选用12MHz晶振，则单周期指令和双周期指令晶振，则单周期指令和双周期指令的指令周期时间分别为的指令周期时间分别为1s和和2s，乘法和除法指令为，乘法和除法指令为4s。2.3 微处理器微处理器CPU CPU时序时序 执行单周期指令的执行单周期指令的CPU时序如下：时序如下：2.3 微处理器微处理器CPU CPU时序时序 CPU在固定

34、时刻执行某种内部操作。在指令的执在固定时刻执行某种内部操作。在指令的执行过程中，分别在行过程中，分别在S1P2、S4P2期间读取指令。指令码期间读取指令。指令码被读取后送入指令寄存器，供被读取后送入指令寄存器，供CPU执行，同时执行，同时PC指指针加针加1。对于。对于单周期双字节单周期双字节指令，指令，CPU在在S1P2期间读期间读取指令，同时取指令，同时PC加加1；在；在S4P2期间读取指令的第期间读取指令的第2个个字节，然后字节，然后PC加加1，此时，此时PC将指向下一条指令。将指向下一条指令。2.3 微处理器微处理器CPU CPU时序时序 对于对于单周期单字节单周期单字节指令，指令，CP

35、U在在S1P2期间读取指期间读取指令，同时令，同时PC加加1，PC指向下一条指令；而在指向下一条指令；而在S4P2期间期间CPU仍将执行读取指令操作，但仍将执行读取指令操作，但CPU不作任何操作，不作任何操作，读取的指令将被丢弃，同时读取的指令将被丢弃，同时PC也不执行加也不执行加1操作。操作。如果是如果是单字节双周期单字节双周期指令，则在两个机器周期内指令，则在两个机器周期内将分将分4次读取指令操作码，但是后次读取指令操作码，但是后3次的读取操作均丢次的读取操作均丢弃不用。弃不用。2.3 微处理器微处理器CPU 51单片机存储器结构：单片机存储器结构：2.4 存储器存储器 多数单片机系统的存

36、储器组织结构与通用微机系多数单片机系统的存储器组织结构与通用微机系统不同，其程序存储器地址空间和数据存储器地址空统不同，其程序存储器地址空间和数据存储器地址空间是相互独立的。间是相互独立的。51单片机存储器从单片机存储器从物理结构物理结构上可分为片内程序存上可分为片内程序存储器、片外程序存储器储器、片外程序存储器(8031和和8032无无)、片内数据存、片内数据存储器和片外数据存储器四部分；从储器和片外数据存储器四部分；从功能功能上可分为程序上可分为程序存储器、片内数据存储器、特殊功能寄存器、位地址存储器、片内数据存储器、特殊功能寄存器、位地址空间和片外数据存储器等五部分；按其空间和片外数据存

37、储器等五部分；按其寻址空间寻址空间可划可划分为程序存储器、片内数据存储器和片外数据存储器分为程序存储器、片内数据存储器和片外数据存储器三个独立地址空间。三个独立地址空间。2.4 存储器存储器 程序存储器程序存储器 编址与访问编址与访问 计算机工作时是按照事先编好的程序命令一条条计算机工作时是按照事先编好的程序命令一条条顺序执行的，程序存储器就是用来存放这些已编好的顺序执行的，程序存储器就是用来存放这些已编好的程序和表格常数，它由只读存储器程序和表格常数，它由只读存储器ROM或或EPROM组组成。计算机为了有序地工作，设置了一个专用寄存器成。计算机为了有序地工作，设置了一个专用寄存器程序计数器程

38、序计数器PC，用以存放将要执行的指令地址。每，用以存放将要执行的指令地址。每取出指令的个字节后，其内容自动加，指向下一取出指令的个字节后，其内容自动加，指向下一字节地址，使计算机依次从程序存储器取出指令予以字节地址，使计算机依次从程序存储器取出指令予以执行，完成某种程序操作。由于执行，完成某种程序操作。由于MCS-51单片机的程单片机的程序计数器为序计数器为16位，因此可寻址的地址空间为位，因此可寻址的地址空间为64 KB。2.4 存储器存储器 程序存储器程序存储器 编址与访问编址与访问 51单片机在物理配置上有片内、片外程序存储器，单片机在物理配置上有片内、片外程序存储器，但在同一个编址空间

39、，其编址规律为：先片内，后片但在同一个编址空间，其编址规律为：先片内，后片外，片内、片外连续，二者不重叠。外，片内、片外连续，二者不重叠。单片机执行指令时，是从片内程序存储器取指，单片机执行指令时，是从片内程序存储器取指，还是从片外程序存储器取指，取决于单片机引脚还是从片外程序存储器取指，取决于单片机引脚EA电平的高低。当电平的高低。当EA为高电平时，先执行片内程序存为高电平时，先执行片内程序存储器的程序，当储器的程序，当PC值超过片内程序存储器地址最大值值超过片内程序存储器地址最大值时，将自动转去执行片外程序存储器中的程序；当时，将自动转去执行片外程序存储器中的程序；当EA为低电平时，为低电

40、平时，CPU则直接从片外程序存储器中取则直接从片外程序存储器中取指令。指令。2.4 存储器存储器 程序存储器程序存储器 51系列单片机程序存储器的编址系列单片机程序存储器的编址 2.4 存储器存储器 程序存储器程序存储器 程序的入口地址程序的入口地址 程序地址空间原则上可由用户任意安排，但复位程序地址空间原则上可由用户任意安排，但复位和中断源的和中断源的程序入口地址程序入口地址在在51单片机中是单片机中是固定固定的，用的，用户不能修改。单片机复位后，户不能修改。单片机复位后，CPU将自动从将自动从0000H地地址开始执行程序。当址开始执行程序。当CPU响应某个中断处理时，也将响应某个中断处理时

41、，也将自动从其对应的中断入口地址执行中断服务程序。自动从其对应的中断入口地址执行中断服务程序。51单片机复位及中断入口地址表见下页所示。从单片机复位及中断入口地址表见下页所示。从表中可以看出，各入口地址相离很近，只有几个字节表中可以看出，各入口地址相离很近，只有几个字节单元，容纳不下较长的服务程序段，所以在实际中存单元，容纳不下较长的服务程序段，所以在实际中存放的往往是一条放的往往是一条无条件转移无条件转移指令，之后跳转到真正的指令，之后跳转到真正的用户程序、中断程序起始地址处。用户程序、中断程序起始地址处。2.4 存储器存储器 程序存储器程序存储器 程序的入口地址程序的入口地址 2.4 存储

42、器存储器入口地址操 作0000H复位0003H外部中断0000BH定时器/计数器0溢出0013H外部中断1001BH定时器/计数器1溢出0023H串行口中断002BH定时器/计数器2溢出或T2EX端负跳变(52子系列)数据存储器数据存储器 编址与访问编址与访问 51单片机片内、片外数据存储器是两个独立的地单片机片内、片外数据存储器是两个独立的地址空间，分别单独编址。片内数据存储器除址空间，分别单独编址。片内数据存储器除RAM块块外，还有外，还有特殊功能寄存器特殊功能寄存器(SFR)块块。对于。对于51子系列，子系列，前者有前者有128个字节，其编址为个字节，其编址为00H7FH；后者有；后者有

43、128个字节，其编址为个字节，其编址为80HFFH；二者连续但不重叠。；二者连续但不重叠。对于对于52子系列，前者有子系列，前者有256个字节，其编址为个字节，其编址为00HFFH；后者有；后者有128个字节，其编址为个字节，其编址为80HFFH。后者。后者与前者的高与前者的高128个字节的编址是重叠的。由于访问它个字节的编址是重叠的。由于访问它们所用的指令们所用的指令(寻址方式寻址方式)不同，所以并不会引起混乱。不同，所以并不会引起混乱。片外数据存储器一般是片外数据存储器一般是16位编址，但也可按位编址，但也可按8位寻址。位寻址。2.4 存储器存储器 数据存储器数据存储器 51系列单片机数据

44、存储器的编址系列单片机数据存储器的编址 2.4 存储器存储器 数据存储器数据存储器 编址与访问编址与访问 51单片机片外扩展时，如果只扩展少量的片外数单片机片外扩展时，如果只扩展少量的片外数据存储器，且容量不超过据存储器，且容量不超过256字节，则可按字节，则可按8位进行编位进行编址，其地址范围为址，其地址范围为00HFFH。这种情况下，其地址。这种情况下，其地址空间与片内数据存储器重叠，但空间与片内数据存储器重叠，但访问访问片内、片外数据片内、片外数据存储器所使用的存储器所使用的指令不同指令不同，所以不会造成混淆。，所以不会造成混淆。片外数据存储器按片外数据存储器按16位编址时，其地址空间与

45、程位编址时，其地址空间与程序存储器重叠。但也不会引起混乱，访问程序存储器序存储器重叠。但也不会引起混乱，访问程序存储器是使用是使用PSEN信号选通，而访问片外数据存储器时是信号选通，而访问片外数据存储器时是由读信号由读信号(RD)和写信号和写信号(WR)选通的。选通的。2.4 存储器存储器片内数据存储器片内数据存储器 工作寄存器区工作寄存器区 片内片内00H1FH单元为工作寄存器区，用于临时单元为工作寄存器区，用于临时寄存寄存8位信息。工作寄存器分为位信息。工作寄存器分为4组，每组都有组，每组都有8个寄个寄存器，用存器，用R0R7来表示。程序中每次只使用来表示。程序中每次只使用1组，其组，其它

46、各组均不工作。使用哪一组寄存器是由程序状态字它各组均不工作。使用哪一组寄存器是由程序状态字PSW中的中的PSW.3(RS0)和和PSW.4(RS1)来选择的，其对来选择的，其对应关系如表应关系如表2.4所示。所示。通过通过软件设置软件设置RS0和和RS1两位的状态，就可任意两位的状态，就可任意选一组工作寄存器工作。这个特点使选一组工作寄存器工作。这个特点使MCS-51单片机单片机具有快速现场保护功能，对于提高程序效率和响应中具有快速现场保护功能，对于提高程序效率和响应中断的速度是很有利的。断的速度是很有利的。2.4 存储器存储器片内数据存储器片内数据存储器 工作寄存器区工作寄存器区 2.4 存

47、储器存储器片内数据存储器片内数据存储器 工作寄存器组的选择表工作寄存器组的选择表 2.4 存储器存储器PSW.4(RS1)PSW.3(RS0)当前使用的工作寄存器组000组（00H07H）011组（08H0FH）102组（10H17H）113组（18H1FH）片内数据存储器片内数据存储器 位寻址区位寻址区 片内片内20H2FH单元是位寻址区。这单元是位寻址区。这16个单元个单元(共共计计168=128位位)的每一位都赋予了一个的每一位都赋予了一个位地址位地址，位地，位地址编址的范围为址编址的范围为00H7FH。位寻址区的每一位都可当作软件触发器，由程序位寻址区的每一位都可当作软件触发器，由程序

48、直接进行位处理。通常可以把各种程序状态标志、位直接进行位处理。通常可以把各种程序状态标志、位控制变量存于位寻址区内。控制变量存于位寻址区内。2.4 存储器存储器片内数据存储器片内数据存储器 位寻址区位寻址区 2.4 存储器存储器片内数据存储器片内数据存储器 数据缓冲区数据缓冲区 30H7FH是数据缓冲区，也即是数据缓冲区，也即用户用户RAM区区，共，共80个单元。个单元。由于工作寄存器区、位寻址区、数据缓冲区统一由于工作寄存器区、位寻址区、数据缓冲区统一编址，使用同样的指令访问，因此这三个区的单元既编址，使用同样的指令访问，因此这三个区的单元既有自己独特的功能，又可统一调度使用。前两个区未有自

49、己独特的功能，又可统一调度使用。前两个区未使用的单元也可作为用户使用的单元也可作为用户RAM单元使用，使容量较单元使用，使容量较小的片内小的片内RAM得以充分利用。得以充分利用。52子系列片内子系列片内RAM有有256个单元，前两个区的单个单元，前两个区的单元数与地址都和元数与地址都和51子系列的一致，用户子系列的一致，用户RAM区却为区却为30HFFH，有，有208个单元。个单元。2.4 存储器存储器片内数据存储器片内数据存储器 堆栈与堆栈指针堆栈与堆栈指针 堆栈是按照堆栈是按照“先进后出先进后出”或或“后进先出后进先出”的原则的原则进行读进行读/写的特殊写的特殊RAM区域。区域。MCS-5

50、1单片机的堆栈区单片机的堆栈区是不固定的，原则上可设置在片内是不固定的，原则上可设置在片内RAM的任意区域的任意区域内。内。2.4 存储器存储器片内数据存储器片内数据存储器 堆栈与堆栈指针堆栈与堆栈指针 在堆栈的实际应用中，应避开工作寄存器区、位在堆栈的实际应用中，应避开工作寄存器区、位寻址区和用户实际使用的数据区，一般设在寻址区和用户实际使用的数据区，一般设在2FH地址地址单元之后的数据缓冲区中。堆栈栈顶的位置由专用的单元之后的数据缓冲区中。堆栈栈顶的位置由专用的堆栈指针寄存器堆栈指针寄存器SP指出。指出。51单片机的单片机的SP是是8位寄存器，位寄存器，堆栈为堆栈为“向上生长型向上生长型”

51、，即栈顶地址总是大于栈底地，即栈顶地址总是大于栈底地址的。堆栈从栈底地址单元开始，向高端地址延伸。址的。堆栈从栈底地址单元开始，向高端地址延伸。2.4 存储器存储器片内数据存储器片内数据存储器 堆栈与堆栈指针堆栈与堆栈指针 当当CPU执行压栈操作时，先执行执行压栈操作时，先执行SP加加1的操作，的操作，然后再存入数据；当数据从堆栈弹出之后，然后再存入数据；当数据从堆栈弹出之后，SP的值自的值自动减动减1。注意：注意：51单片机复位后单片机复位后SP的初值为的初值为07H，所以堆，所以堆栈实际上是从栈实际上是从08H开始存放数据的。开始存放数据的。用户必须重新给用户必须重新给SP赋值以规定其栈底

52、位置。赋值以规定其栈底位置。2.4 存储器存储器片内数据存储器片内数据存储器 特殊功能寄存器特殊功能寄存器 特殊功能寄存器特殊功能寄存器(SFR，即，即Special Function Registers)又称为专用寄存器，专用于控制、管理片内又称为专用寄存器，专用于控制、管理片内算术逻辑部件、并行算术逻辑部件、并行I/O口、串行口、串行I/O口、定时器口、定时器/计数计数器、中断系统等功能模块的工作。用户在编程时可以器、中断系统等功能模块的工作。用户在编程时可以设置参数，却不能随意移作它用。设置参数，却不能随意移作它用。在在51子系列单片机中，各专用寄存器子系列单片机中，各专用寄存器(PC例

53、外例外)与与片内片内RAM统一编址，且作为直接寻址字节，可直接统一编址，且作为直接寻址字节，可直接寻址。寻址。2.4 存储器存储器片内数据存储器片内数据存储器 特殊功能寄存器特殊功能寄存器 除除PC外，外，51子系列子系列有有18个个专用寄存器，其中专用寄存器，其中3个个为双字节寄存器，共占用为双字节寄存器，共占用21个字节；个字节；52子系列子系列有有21个个专用寄存器，其中专用寄存器，其中5个双字节寄存器，共占用个双字节寄存器，共占用26个字个字节。按地址排列的各特殊功能寄存器名称、表示符、节。按地址排列的各特殊功能寄存器名称、表示符、地址等如表地址等如表2.5所示。其中有所示。其中有12

54、个个专用寄存器专用寄存器可以位寻可以位寻址址，其字节地址的低半字节都为，其字节地址的低半字节都为0H或或8H(即可位寻址即可位寻址的特殊功能寄存器字节地址具有能被的特殊功能寄存器字节地址具有能被8整除的特征整除的特征)，共有可寻址位共有可寻址位1283(未定义未定义)=93位。位。2.4 存储器存储器2.4 存储器存储器序号标识符名 称字节地址位地址1ACC累加器E0HE0HE7H2BB寄存器F0HF0HF7H3PSW程序状态字D0HD0HD7H4SP堆栈指针81H5DPTR数据指针（DPH，DPL）83H、82H6P0P0口80H80H87H7P1P1口90H90H97H8P2P2口A0HA

55、0HA7H9P3P3口B0HB0HB7H10IP中断优先级控制寄存器B8HB8HBFH11IE中断允许控制寄存器A8HA8HAFH12TOMD定时器/计数器方式控制寄存器89H2.4 存储器存储器13TCON定时器/计数器控制寄存器88H88H8FH14T2CON 定时器/计数器2控制寄存器C8HC8HCFH15TH0定时器/计数器0（高字节）8CH16TL0定时器/计数器0（低字节）8AH17TH1定时器/计数器1（高字节）8DH18TL1定时器/计数器1（低字节）8BH19TH2定时器/计数器2（高字节）CDH20TL2定时器/计数器2（低字节）CCH21RLDH定时器/计数器2重自动装载

56、（高字节）CBH22RLDL定时器/计数器2重自动装载（低字节）CAH23SCON串行口控制寄存器98H98H9FH24SBUF串行数据缓冲器99H25PCON电源控制及波特率选择寄存器97H片内数据存储器片内数据存储器 特殊功能寄存器特殊功能寄存器 注意注意：在：在SFC块的地址空间块的地址空间80HFFH中，仅有中，仅有21个（个（51子系列）或子系列）或26个（个（52子系列）字节作为特殊子系列）字节作为特殊功能寄存器离散分布在这功能寄存器离散分布在这128个字节范围内。个字节范围内。其余字其余字节无定义节无定义，但用户不能对这些字节进行读，但用户不能对这些字节进行读/写操作；若写操作；

57、若对其进行访问，则将得到一个不确定的随机数，因此对其进行访问，则将得到一个不确定的随机数，因此是没有任何意义的。是没有任何意义的。2.4 存储器存储器 51单片机存储器结构可总结如下：单片机存储器结构可总结如下：2.4 存储器存储器 51系列单片机有系列单片机有4个个8位的并行输入位的并行输入/输出接口：输出接口：P0、P1、P2、P3口。这口。这4个口既可以并行输入或输出个口既可以并行输入或输出8位数据，又可以按位使用，即每一位均能独立地作位数据，又可以按位使用，即每一位均能独立地作为输入口或输出口使用。为输入口或输出口使用。每个口的功能虽有所不同，但都有一个锁存器，每个口的功能虽有所不同，

58、但都有一个锁存器，称为称为口锁存器口锁存器，也即特殊功能寄存器，也即特殊功能寄存器P0P3。除此之。除此之外还有一个外还有一个输出驱动器输出驱动器和两个和两个三态缓冲器三态缓冲器(P3口为三口为三个个)。下面将分别介绍各口的结构、原理及功能。下面将分别介绍各口的结构、原理及功能。2.5 并行输入并行输入/输出接口输出接口 P0口口 P0口的结构口的结构 P0口是一个口是一个三态双向口三态双向口，可作为，可作为地址地址/数据分时数据分时复用口复用口，也可作为，也可作为通用通用I/O接口接口。其。其1位的结构原理如位的结构原理如下页图所示。下页图所示。P0口由口由8个这样的电路组成。锁存器起个这样

59、的电路组成。锁存器起输出锁存作用，输出锁存作用，8个锁存器构成了特殊功能寄存器个锁存器构成了特殊功能寄存器P0；场效应管场效应管(FET)V1、V2组成输出驱动器，以增大带负组成输出驱动器，以增大带负载能力；三态门载能力；三态门1是引脚输入缓冲器；三态门是引脚输入缓冲器；三态门2用于读用于读锁存器端口；与门锁存器端口；与门3、反相器、反相器4及模拟转换开关构成了及模拟转换开关构成了输出控制电路。输出控制电路。2.5 并行输入并行输入/输出接口输出接口 P0口口 P0口的结构口的结构 2.5 并行输入并行输入/输出接口输出接口 P0口口 P0口的地址口的地址/数据分时复用功能数据分时复用功能 当

60、当P0口作为地址口作为地址/数据分时复用总线时，可分为数据分时复用总线时，可分为两种情况：一种是从两种情况：一种是从P0口输出地址或数据，另一种是口输出地址或数据，另一种是从从P0口输入数据。口输入数据。2.5 并行输入并行输入/输出接口输出接口 P0口口 P0口的地址口的地址/数据分时复用功能数据分时复用功能 在访问片外存储器而需从在访问片外存储器而需从P0口输出地址或数据信口输出地址或数据信号时，控制信号应为高电平号时，控制信号应为高电平“1”，使转换开关，使转换开关MUX把反相器把反相器4的输出端与的输出端与V1接通，同时把与门接通，同时把与门3打开。当打开。当地址或数据为地址或数据为“

61、1”时，经反相器时，经反相器4使使V1截止，而经与截止，而经与门门3使使V2导通，导通，P0.x引脚上出现相应的高电平引脚上出现相应的高电平“1”；当地址或数据为当地址或数据为“0”时，经反相器时，经反相器4使使V1导通而导通而V2截截止，引脚上出现相应的低电平止，引脚上出现相应的低电平“0”。这样即可将地址。这样即可将地址/数据的信号输出。数据的信号输出。2.5 并行输入并行输入/输出接口输出接口 P0口口 通用通用I/O接口功能接口功能 当当P0口作为通用口作为通用I/O口使用，在口使用，在CPU向端口输出向端口输出数据时，对应的控制信号为数据时，对应的控制信号为0，转换开关把输出级与，转

62、换开关把输出级与锁存器锁存器Q端接通，同时因与门端接通，同时因与门3输出为输出为0使使V2截止，此截止，此时，输出级是漏极开路电路。当写脉冲加在锁存器时时，输出级是漏极开路电路。当写脉冲加在锁存器时钟端钟端CLK上时，与内部总线相连的上时，与内部总线相连的D端数据取反后出端数据取反后出现在现在Q端，又经输出端，又经输出V1反相，在反相，在P0引脚上出现的数据引脚上出现的数据正好是内部总线的数据。当要从正好是内部总线的数据。当要从P0口输入数据时，引口输入数据时，引脚信息仍经输入缓冲器进入内部总线。脚信息仍经输入缓冲器进入内部总线。2.5 并行输入并行输入/输出接口输出接口 P0口口 通用通用I

63、/O接口功能接口功能 当当P0口作为通用口作为通用I/O接口时应注意以下两点：接口时应注意以下两点：（1）在输出数据时，由于）在输出数据时，由于V2截止，输出级是漏极截止，输出级是漏极开路电路，要使开路电路，要使“1”信号正常输出，必须信号正常输出，必须外接上拉电外接上拉电阻阻。（2）P0口作为通用口作为通用I/O口使用时，是口使用时，是准双向口准双向口。其。其特点是在输入数据时，应先把该口置特点是在输入数据时，应先把该口置1(写写1)，此时锁，此时锁存器的存器的Q端为端为0，使输出级的两个场效应管，使输出级的两个场效应管V1、V2均均截止，引脚处于悬浮状态，才可作高阻输入。截止，引脚处于悬浮

64、状态，才可作高阻输入。2.5 并行输入并行输入/输出接口输出接口 P0口口 准双向口的含义准双向口的含义 端口的每一位均可定义为输入端口的每一位均可定义为输入/输出，但是作为输输出，但是作为输入时，必须先向该位的口锁存器写入时，必须先向该位的口锁存器写“1”。这是因为从这是因为从P0口引脚输入数据时，口引脚输入数据时，V2一直处于截一直处于截止状态，引脚上的外部信号既加在三态缓冲器止状态，引脚上的外部信号既加在三态缓冲器1的输的输入端，又加在入端，又加在V1的漏极。假定在此之前曾输出锁存过的漏极。假定在此之前曾输出锁存过数据数据0，则，则V1是导通的，这样引脚上的电位就始终被是导通的，这样引脚

65、上的电位就始终被箝位在低电平，使输入高电平无法读入。箝位在低电平，使输入高电平无法读入。2.5 并行输入并行输入/输出接口输出接口 P0口口 准双向口的含义准双向口的含义 因此，在输入数据时，应人为地先向口写因此，在输入数据时，应人为地先向口写“1”，使使V1、V2均截止，方可高阻输入。所以说均截止，方可高阻输入。所以说P0口作为口作为通用通用I/O口使用时，是准双向口。口使用时，是准双向口。但在但在P0口口用作地址用作地址/数据分时复用数据分时复用功能连接外部功能连接外部存储器时，由于访问外部存储器期间，存储器时，由于访问外部存储器期间，CPU会会自动自动向向P0口的锁存器口的锁存器写入写入

66、0FFH，对用户而言，对用户而言，P0口此时则口此时则是真正的三态双向口。是真正的三态双向口。2.5 并行输入并行输入/输出接口输出接口 P0口口 对对I/O口的读操作有两种：口的读操作有两种：（1）读端口锁存器读端口锁存器状态，即端口操作；状态，即端口操作；例：例：ANL P0，A （2）读口引脚读口引脚上的外部输入信息。上的外部输入信息。例：例：MOV A，P02.5 并行输入并行输入/输出接口输出接口 P0口口 端口操作端口操作 MCS-51单片机有不少指令可直接进行端口操作：单片机有不少指令可直接进行端口操作：ANL P0，A ；(P0)(P0)(A)ORL P0，#data ；(P0)(P0)data DEL P0 ；(P0)(P0)1 这些指令的执行过程分成这些指令的执行过程分成“读读-修改修改-写写”三步：三步：先将先将P0口的数据读入口的数据读入CPU，在，在ALU中进行运算，运算中进行运算，运算结果再送回结果再送回P0。注意：读取的是口锁存器信息，不是引脚信息注意：读取的是口锁存器信息，不是引脚信息。2.5 并行输入并行输入/输出接口输出接口 P0口口 端口操作端口操