计算机结构与逻辑设计(10存储器)

《计算机结构与逻辑设计(10存储器)》由会员分享，可在线阅读，更多相关《计算机结构与逻辑设计(10存储器)（35页珍藏版）》请在装配图网上搜索。

1、1计算机结构与逻辑设计计算机结构与逻辑设计第五章第五章 存储器存储器2主存储器主存储器v基本概念：基本概念：字字为单位存放，为单位存放，包含包含N位二进制位二进制码元码元，N为为字长字长。存储矩阵，存储矩阵，地址，地址，读读/写功能。写功能。A1A0AnX0X1X2n-1行行地地址址译译码码器器读读写写放放大大器器读读/写写控制控制I/O存存 储储 矩矩 阵阵存储器地址寄存器存储器地址寄存器 MAR 存储器缓冲寄存器存储器缓冲寄存器 MBR 3二、分类二、分类1、从存、从存/取功能分：取功能分：只读存储器只读存储器(Read-Only-Memory）随机读随机读/写写（Random-Acces

2、s-Memory）2、从工艺分：、从工艺分：双极型双极型MOS型型EPROMROMROM电可擦除的可编程可编程掩膜RAMRAM动态动态静态静态4随机存储器（随机存储器（RAM）RAM分类1）静态RAM：存储单元由静态MOS电路或双 极型电路组成。2）动态RAM：利用MOS电容存储信息。1RAM结构和工作原理A1A0A7X0X1X255Y0Y1Y15A9A8A11行行地地址址译译码码器器读读写写控控制制电电路路列地址译码器列地址译码器I/O存存 储储 矩矩 阵阵5电路构成1）存储矩阵：有nm个存储单元，每个存储单 元可存一位二进制信息（1或0）。存储单元的数量又称为存储容量。2）地址译码器：分行

3、地址、列地址译码器。在给 定两组地址码后，选中一行和一 列交叉点处的存储单元。3）读/写控制电路：当=1时为读出数据操作；当=0时为写入数据操作。4）片选控制电路：低电平有效，开始工作。5）输入/输出电路：65.1.2 线性译码器线性译码器vRAM 随机存取存储器随机存取存储器v图图5.375.1.3 静态存储单元静态存储单元vRS触发器、触发器、D触发器。有使能端触发器。有使能端v图图5.585.1.4 双向译码方式双向译码方式v行地址，列地址行地址，列地址A1A0A7X0X1X255Y0Y1Y15A9A8A11行行地地址址译译码码器器读读写写控控制制电电路路列地址译码器列地址译码器I/O存

4、存 储储 矩矩 阵阵9双向译码方式双向译码方式10双向译码方式静态单元双向译码方式静态单元11双向译码方式完整结构图双向译码方式完整结构图125.1.5 存储器扩展存储器扩展1.字扩展字扩展适用于每片适用于每片RAM,ROM位数够用而字数不够时位数够用而字数不够时CSWRAAOIOI片选信号：片选信号：写信号：写信号：读读地址线：地址线：数据线：数据线：/70701024 x 8RAM70OI.OI9870A,A,A.AWRWRA,A,AAOIOI写信号：写信号：读读地址线：地址线：数据线：数据线：/98707013):A(110025625670 个个地地址址个个字字，需需要要每每一一片片提

5、提供供CS,YYAAA,A分分别别接接四四片片的的译译成成即即将将两两位位代代码码区区分分四四片片用用308989102376876751251125625501110010007070707AA,AA,AA,AA四四片片的的地地址址分分配配就就是是：0 0 0 1 1 10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 089AA4321CSCSCSCS14151110010029292929AA,AA,AA,AA四四片片的的地地址址分分配配就就是是：0 0 0 1 1 10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 001AA4321CSCSCSCS采用后采

6、用后bitbit位扩展位扩展1601AA912AAA175.1.5 存储器扩展存储器扩展v2.位扩展位扩展185.1.5 存储器扩展存储器扩展v3.字位均扩展方式字位均扩展方式v图图5.1319静态静态RAM的读写过程的读写过程v注意时间顺序注意时间顺序v先后顺序：数据和读写信号先准备好，然后先后顺序：数据和读写信号先准备好，然后CS有效。有效。v概念：读操作最小周期概念：读操作最小周期TR，TA存取时间，存取时间，TCO片选时间。片选时间。v写操作最小周期写操作最小周期TW20动态动态RAM的基本单元的基本单元v电容电容 C 储备电能储备电能v需要定时刷新电路需要定时刷新电路v或者读写过程进

7、行辅助内容刷新。或者读写过程进行辅助内容刷新。vCC4116电路：图电路：图5.1721动态随机存储器（动态随机存储器（DRAM）动态存储单元是利用动态存储单元是利用MOS管栅极电容管栅极电容可以存可以存储电荷的原理储电荷的原理22只读存储器只读存储器 ROMv内容断电不丢失的。但不能写入内容断电不丢失的。但不能写入A1A0AnX0X1X2n-1行行地地址址译译码码器器读读放放大大器器读读/写写控制控制I/O存存 储储 矩矩 阵阵23二、举例二、举例24地地 址址数数 据据A1A0D3D2D1D0000101011011100100111110A0An-1W0W(2n-1)D0Dm25两个概念

8、：两个概念：v存储矩阵的每个交叉点是一个存储矩阵的每个交叉点是一个“存储单元存储单元”，存，存储单元中有器件存入储单元中有器件存入“1”，无器件存入，无器件存入“0”v存储器的容量：存储器的容量：“字数字数 x 位数位数”26分类：1）掩模ROM（固定ROM）数据在制作时已经确 定，无法更改 2）可编程ROM（PROM）数据由用户写入，但一经 写入不能再修改 3）可擦除可编程ROM（EPROM）由用户写入，而 且还能擦除重写。1ROM的结构及工作原理结构：一个2线4线地址译码器和一个44的二极管存储矩阵 组成。地址码A1、A0，产生W0 W3（字线）4个不同的地址；存储矩阵由二极管或门组成，其

9、输出为D0 D3（位线）在W0 W3中，任意输出为高电平时，在D0 D3 4根线上输出一组4位二进制代码，每组代码称作一个字。27掩膜掩膜ROM的特点：的特点：出厂时已经固定，不能更改，适合大量生产出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性简单，便宜，非易失性287.2.2 可编程可编程ROM（PROM）总体结构与掩膜总体结构与掩膜ROM一样，但存储单元不同一样，但存储单元不同写是一次性编程，不能改！编程时将不用的熔断有出厂时，每个结点上都熔丝由易熔合金制成29可编程可编程ROM（PROM）总体结构与掩膜总体结构与掩膜ROM一样，但存储单元不同一样，但存储单元不同写入时，要使用

10、编程器30可擦除的可编程可擦除的可编程ROM（EPROM）总体结构与掩膜总体结构与掩膜ROM一样，但存储单元不同一样，但存储单元不同一、用紫外线擦除的一、用紫外线擦除的PROM（UVEPROM）MOSInjuctionAvlanchegateFloating:FAMOS 空穴对，提供泄放通道生电子“擦除”：通过照射产“写入”：雪崩注入31二、电可擦除的可编程二、电可擦除的可编程ROM（E2PROM）总体结构与掩膜总体结构与掩膜ROM一样，但存储单元不同一样，但存储单元不同)MOS(FLOTOXUVEPROM管浮栅隧道氧化层采用点擦除慢，操作不便的缺为克服“隧道效应”电子会穿越隧道）当场强达到一

11、定大小（厚度之间有小的隧道区，与,cm/Vm*SiODGf7821010232三、快闪存储器（三、快闪存储器（Flash Memory）为提高集成度，省去为提高集成度，省去T2（选通管）（选通管）改用叠栅改用叠栅MOS管（类似管（类似SIMOS管）管）（隧道区）（隧道区）区有极小的重叠区区有极小的重叠区与与）更薄（更薄（与衬底间与衬底间 SG*nmOSG*fif15102的正脉冲的正脉冲，加加接接），），加正压（加正压（，充电利用雪崩注入方式充电利用雪崩注入方式向向工作原理：工作原理：usVGVVSDG*cssf101206 上电荷经隧道区放电上电荷经隧道区放电的正脉冲的正脉冲加加放电，利用隧道效应放电，利用隧道效应fsscfGns,VV,GG100120 334EPROM的应用的应用（1）实现组合逻辑设计；（2）作函数运算表电路；（3）作字符发生器电路例例 试用EPROM实现下列逻辑函数BCACABYCBCAY2134 解：将函数化为标准最小项与或式)7,6,5,3()6,5,4,1(21mmYY 确定存储单元内容 由表达式可知函数Y1和Y2相应的存储单元中各有4个存 储单元为1。画出用EPROM实现的逻辑图，1A1B1CY1Y2m7m6m5m4m3m2m1m0地址译码器与门阵列或门阵列35