EDA技术及应用》第2章大规模可编程逻辑器.ppt

《EDA技术及应用》第2章大规模可编程逻辑器.ppt》由会员分享，可在线阅读，更多相关《EDA技术及应用》第2章大规模可编程逻辑器.ppt（276页珍藏版）》请在装配图网上搜索。

1、第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 大规模可编程逻辑器件是利用 EDA技术进行电子系统设计的 载体 。 本章以超大规模可编程逻辑器件的主流器件 FPGA和 CPLD为主要对象 ， 首先概述可编程逻辑器件的发展历程 、 分 类方法和常用标识的含义 ， 接着详细地阐述了 Lattice、 Altera 和 xilinx公司的主流 FPGA和 CPLD的基本结构 ， 最后介绍了 FPGA和 CPLD的编程与配置电路 ， FPGA/CPLD 开发应用中 的选择方法 。 第 2章 大规模可编程逻辑器件 教学提示 1 教学内容： EDA实验开发系统概述；常用实验 开发系统的简介

2、。 2 教学重点： EDA实验开发系统的基本组成、性 能指标、工作原理以及其一般使用方法， GW48 系列 EDA实验开发系统的使用方法。 3 教学难点： EDA实验开发系统的工作原理、结 构图的选择、管脚的锁定。 4 课后作业： 8 1 8 4。 第 2章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 可编程逻辑器件 (PLD Programmable Logic Devices )是一种由用户 编程以实现某种逻辑功能的新型逻辑器件 。 它诞生于 20世纪 70年代 ， 在 20世纪 80年代以后 ， 随着集成电路技术和计算机技术的发展而迅速发展 。 自问世以来 ， PLD经历了从 PR

3、OM、 PLA、 PAL、 GAL到 FPGA、 ispLSI 等高密度 PLD的发展过程 。 在此期间 ， PLD的集成度 、 速度不断提高 ， 功能不断增强 ， 结构趋于更合理 ， 使用变得更灵活方便 。 PLD的出现 ， 打破了由中小规模通用型集成电路和大规模专用集成电路垄断的局面 。 与中小规模通用型集成电路相比 ， 用 PLD实现数字系统 ， 有集成度高 、 速度快 、 功耗小 、 可靠性高等优点 。 与大规模专用集成电路相比 ， 用 PLD实现数字系统 ， 有研制周期短 、 先期投资少 、 无风险 、 修改逻辑设 计方便 、 小批量生产成本低等优势 。 可以预见 ， 在不久的将来

4、， PLD将 在集成电路市场占统治地位 。 随着可编程逻辑器件性能价格比的不断提高 ， EDA开发软件的不断 完善 ， 现代电子系统的设计将越来越多地使用可编程逻辑器件 ， 特别是 大规模可编程逻辑器件 。 如果说一个电子系统可以像积木块一样堆积起 来的话 ， 那么现在构成许多电子系统仅仅需要 3种标准的积木块 微处 理器 、 存储器和可编程逻辑器件 ， 甚至只需一块大规模可编程逻辑器件 。 第 2章 大规模可编程逻辑器件 2.1.1 PLD的发展进程 最早的可编程逻辑器件出现在 20世纪 70年代初 ， 主要是可编程只读 存储器 (PROM)和可编程逻辑阵列 (PLA)。 20世纪 70年代

5、末出现了可编 程阵列逻辑 (PAL Programmable Array Logic)器件 。 20世纪 80年代初期 ， 美国 Lattice公司推出了一种新型的 PLD器件 ， 称为通用阵列逻辑 (GAL Generic Array Logic)， 一般认为它是第二代 PLD器件 。 随着技术的进 步 ， 生产工艺的不断改进 ， 器件规模不断扩大 ， 逻辑功能不断增强 ， 各 种可编程逻辑器件如雨后春笋般涌现 ， 如 PROM、 EPROM、 EEPROM 等 。 随着半导体工艺不断完善 、 用户对器件集成度要求不断提高 ， 1985 年 ， 美国 Altera公司在 EPROM和 GAL

6、器件的基础上 ， 首先推出了可擦 除可编程逻辑器件 EPLD(Erasable PLD)， 其基本结构与 PAL/GAL器件 相仿 ， 但其集成度要比 GAL器件高得多 。 而后 Altera、 Atmel、 Xilinx等 公司不断推出新的 EPLD产品 ， 它们的工艺不尽相同 ， 结构不断改进 ， 形成了一个庞大的群体 。 但是从广义来讲 ， 可擦除可编程逻辑器件 (EPLD)可以包括 GAL、 EEPROM、 FPGA、 ispLSI或 ispEPLD等器件 。 第 2章 大规模可编程逻辑器件 最初 ， 一般把器件的可用门数超过 500门的 PLD称为 EPLD。 后来 ， 由于器件的密

7、度越来越大 ， 所以许多公司把 原来称为 EPLD的产品都称为复杂可编程逻辑器件 CPLD （ Complex Programmable Logic Devices)。 现在一般把所有 超过某一集成度的 PLD器件都称为 CPLD。 当前 CPLD的规模已从取代 PAL和 GAL的 500门以下的 芯片系列 ， 发展到 5000门以上 ， 现已有上百万门的 CPLD芯 片系列 。 随着工艺水平的提高 ， 在增加器件容量的同时 ， 为 提高芯片的利用率和工作频率 ， CPLD从内部结构上作了许 多改进 ， 出现了多种不同的形式 ， 功能更加齐全 ， 应用不断 扩展 。 在 EPROM基础上出现的

8、高密度可编程逻辑器件称为 EPLD或 CPLD。 第 2章 大规模可编程逻辑器件 在 20世纪 80年代中期 ， 美国 Xilinx公司首先推出了现场可编程 门阵列 FPGA（ Field Programmable gate array)器件 。 FPGA器件 采用逻辑单元阵列结构和静态随机存取存储器工艺 ， 设计灵活 ， 集成度高 ， 可无限次反复编程 ， 并可现场模拟调试验证 。 FPGA 器件及其开发系统是开发大规模数字集成电路的新技术 。 它利用 计算机辅助设计 ， 绘制出实现用户逻辑的原理图 、 编辑布尔方程 或用硬件描述语言等方式作为设计输入；然后经一系列转换程序 、 自动布局布线

9、 、 模拟仿真的过程；最后生成配置 FPGA器件的 数据文件 ， 对 FPGA器件初始化 。 这样就实现了满足用户要求的 专用集成电路 ， 真正达到了用户自行设计 、 自行研制和自行生产 集成电路的目的 。 由于 FPGA器件具有高密度 、 高速率 、 系列化 、 标准化 、 小型化 、 多功能 、 低功耗 、 低成本 ， 设计灵活方便 ， 可无限次反复编程 ， 并可现场模拟调试验证等优点 ， 因此使用 FPGA器件 ， 一般可在几天到几周内完成一个电子系统的设计和 制作 ， 可以缩短研制周期 ， 达到快速上市和进一步降低成本的要 求 。 第 2章 大规模可编程逻辑器件 在 20世纪 90年代

10、初 ， Lattice公司又推出了在系统可编程大 规模集成电路 (ispLSI)。 所谓 “ 在系统可编程特性 ” (In System Programmability， 缩写为 ISP)， 是指在用户自己设计 的目标系统中或线路板上 ， 为重新构造设计逻辑而对器件进 行编程或反复编程的能力 。 在系统编程器件的基本特征是利 用器件的工作电压 (一般为 5 V)， 在器件安装到系统板上后 ， 不需要将器件从电路板上卸下 ， 可对器件进行直接配置 ， 并 可改变器件内的设计逻辑 ， 满足原有的 PCB布局要求 。 采用 ISP技术之后 ， 硬件设计可以变得像软件设计那样灵活而易于 修改 ， 硬件

11、的功能也可以实时地加以更新或按预定的程序改 变配置 。 这不仅扩展了器件的用途 ， 缩短了系统的设计和调 试周期 ， 而且还省去了对器件单独编程的环节 ， 因而也省去 了器件编程设备 ， 简化了目标系统的现场升级和维护工作 。 第 2章 大规模可编程逻辑器件 在系统可编程的概念 ， 首先由美国的 Lattice公司提出 ， 而且 ， 该公司已将其独特的 ISP技术应用到高密度可编程逻辑器件中 ， 形成 了 ispLSI(in system programmable Large Scale Integration， 在系统 可编程大规模集成 )和 pLSI(可编程大规模集成 )逻辑器件系列 。

12、ispLSI在功能和参数方面都与相对应的 pLSI器件相兼容 ， 只是增加 了 5 V在系统可编程与反复可编程能力 。 ispLSI和 pLSI产品 ， 既有低 密度 PLD使用方便 、 性能可靠等特点 ， 又有 FPGA器件的高密度和灵 活性 ， 具有确定可预知的延时 、 优化的通用逻辑单元 、 高效的全局 布线区 、 灵活的时钟机制 、 标准的边界扫描功能 、 先进的制造工艺 等优势 ， 其系统速度可达 154 MHz， 逻辑集成度可达 1000 14 000门 ， 是一种比较先进的可编程专用集成电路 。 自进入 21世纪以来 ， 可编程逻辑集成电路技术进入飞速发展时 期 ， 器件的可用逻

13、辑门数超过了百万门甚至达到上千万门 ， 器件的 最高频率超过百兆赫兹甚至达到四五百兆赫兹 ， 内嵌的功能模块越 来越专用和复杂 ， 比如出现了乘法器 、 RAM、 CPU核 、 DSP核和 PLL等 ， 同时出现了基于 FPGA的可编程片上系统 SOPC（ System On a Programmable Chip） ， 有时又称为基于 FPGA的嵌入式系统 。 第 2章 大规模可编程逻辑器件 1 从结构的复杂度分类 从结构的复杂度上一般可将 PLD分为简单 PLD和复杂 PLD(CPLD)， 或分为低密度 PLD和高密度 PLD(HDPLD)。 通 常 ， 当 PLD中的等效门数超过 500

14、门时 ， 则认为它是高密度 PLD。 传统的 PAL和 GAL是典型的低密度 PLD， 其余如 EPLD、 FPGA和 pLSI/ispLSI等则称为 HDPLD或 CPLD。 2 从互连结构上分类 从互连结构上可将 PLD分为确定型和统计型两类 。 确定型 PLD提供的互连结构每次用相同的互连线实现布 线 ， 所以 ， 这类 PLD的定时特性常常可以从数据手册上查阅 而事先确定 。 统计型结构是指设计系统每次执行相同的功能 ， 却能给 出不同的布线模式 ， 一般无法确切地预知线路的延时 。 2.1.2 PLD的分类方法 第 2章 大规模可编程逻辑器件 3 从可编程特性上分类 从可编程特性上可

15、将 PLD分为一次可编程和重复可编 程两类 。 一次可编程的典型产品是 PROM、 PAL和熔丝型 FPGA， 其他大多是重复可编程的 。 其中 ， 用紫外线擦除的 产品的编程次数一般在几十次的量级 ， 采用电擦除方式的产 品的编程的次数稍多些 ， 采用 E2CMOS工艺的产品 ， 擦写次 数可达上千次 ， 而采用 SRAM(静态随机存取存储器 )结构 ， 则 被认为可实现无限次的编程 。 4 从可编程元件上分类 最早的 PLD器件 (如 PAL)大多采用的是 TTL工艺 ， 但后 来的 PLD器件 (如 GAL、 EPLD、 FPGA及 pLSI/ISP器件 )都采 用 MOS工艺 (如 N

16、MOS、 CMOS、 E2CMOS等 )。 目前 ， 一般 有下列 5种编程元件： 熔丝型开关 (一次可编程 ， 要求大电 流 )； 可编程低阻电路元件 (多次可编程 ， 要求中电压 )； EPROM的编程元件 (需要有石英窗口 ， 紫外线擦除 )； EEPROM的编程元件； 基于 SRAM的编程元件 。 第 2章 大规模可编程逻辑器件 2.1.3 常用 CPLD 和 FPGA标识的含义 1 CPLD和 FPGA 标识概说 （ 1） 用于说明生产厂家的 ， 如： Lattice， Altera， Xilinx是其公司名称 。 （ 2） 注册商标 ， 如： MAX是为 Altera公司其 CPL

17、D产品 MAX系列注册的商标 。 （ 3） 产品型号 ， 如 EPM7128SLC84-15， 是 Altera公司 的一种 CPLD（ EPLD） 的型号 ， 是需要重点掌握的 。 （ 4） 产品序列号 ， 是说明产品生产过程中的编号 ， 是产 品身份的标志 ， 相当于人的身份证 。 （ 5） 产地与其它说明 ， 由于跨国公司跨国经营 ， 世界日 益全球化 ， 有些产品还有产地说明 ， 如： Made in China（ 中 国制造 ） 。 第 2章 大规模可编程逻辑器件 2 CPLD / FPGA 产品型号标识组成 （ 1） 产品系列代码：如 Altera公司的 FLEX器件系列代码为 E

18、PF。 （ 2） 品种代码：如 Altera公司的 FLEX10K， 10K即是其品种代 码 。 （ 3） 特征代码：也即集成度 ， CPLD产品一般以逻辑宏单元数 描述 ， 而 FPGA 一 般 以 有 效 逻 辑 门 来 描 述 。 如 Altera 公司的 EPF10K10中后一个 10， 代表典型产品集成度是 10k（ 注：本章数量 的缩写 K表示 1024， k表示 1000） 。 要注意有效门与可用门不同 。 （ 4） 封装代码：如 Altera公司的 EPM7128SLC84中的 LC， 表 示采用 PLCC封装 （ Plastic Leaded Chip Carrier， 塑料

19、方形扁平封 装 ） 。 PLD封装除 PLCC外 ， 还有 BGA（ Ball Grid Array， 球形网 状阵列 ） 、 C/JLCC(Ceramic /J-leaded Chip Carrier,) 、 C/M/P/TQFP（ Ceramic/Metal/Plastic/Thin Quard Flat Package） 、 PDIP/DIP（ Plastic Double In line Package） 、 PGA(Ceramic Pin Grid Array)等多以其缩写来描述 ， 但要注意各公司稍有差别 ， 如 PLCC， Altera公司用 LC描述 ， Xilinx公司用 P

20、C描述 ,Lattice公司用 J 来描述 。 第 2章 大规模可编程逻辑器件 （ 5）参数说明：如 Altera公司的 EPM7128SLC84中的 LC84-15， 84代表有 84个引脚， 15代表速度等级为 15ns，注意该等级的含义各 公司有所不同。也有的产品直接用系统频率来表示速度，如 ispLSI1016-60， 60代表最大频率 60MHz。 （ 6）改进型描述：一般产品设计都在后续进行改进设计，改进 设计型号一般在原型号后用字母表示，如 A、 B、 C等按先后顺序编 号，有些不从 A、 B、 C按先后顺序编号，则有特定的含义，如 D表 示低成本型（ Down）、 E表示增强型

21、（ Ehanced)、 L表示低功耗型 （ Low）、 H表示高引脚型（ High）、 X表示扩展型（ eXtended）等。 （ 7）适用的环境等级描述：一般在型号最后以字母描述， C （ Commercial）表示商用级（ 0 85 ）， I（ Industrial）表示工 业级（ -40 100 ）， M（ Martial）表示军工级（ -55 125 ）。 （ 8）附加后缀：如 ES： Engineering sample， N: Lead-free devices。 第 2章 大规模可编程逻辑器件 3 几种典型产品型号 1） Lattice公司 CPLD和 FPGA系列器件 Latt

22、ice公司的 CPLD产品以其发明的 isp开头 ， 系列有 ispLSI、 ispMACH、 ispPAC及新开发的 ispXPGA、 ispXPLD等 ， 其中 ispPAC为模拟可编程器件 ， 除 ispLSI 、 ispMACH4A系 列外 ， 型号编排时 CPLD产品以 LC开头 ， FPGA产品以 LF开头 (MachXO系列除外 )， SC系列以 LFSC开头 ， 如 EC系列以 EC开头 ， 典型产品型号含义如下： ispLSI1016-60： ispLSI1000系列 CPLD， 通用逻辑块 GLB数为 16个 ， 工作频率最大 60MHz。 ispLSI1032E-125

23、LJ： ispLSI1000E系列 CPLD， 通用 逻辑块 GLB数为 32个 （ 相当逻辑宏单元数 128） ， 工作频率最 大 125MHz,PLCC84封装 ， 低电压型商用产品 。 M4A5-256/128-7YC:5V ispMACH4A系列 CPLD， 逻辑宏 单元数 256个 ， 引脚间延迟为 7.5ns， PQFP208封装 ， 适用温 度范围为商用级 (0 70 )。 第 2章 大规模可编程逻辑器件 LC4032ZE-4TN100C: ispMACH4000ZE系列 CPLD， 逻辑宏 单元数 32个 ， 引脚间延迟为 4.4 ns， 无铅 TQFP100封装 ， 适 用温

24、度范围为商用级 (0 85 )。 LC5256MC-4F256C： ispXPLD 5000MC系列 CPLD， 逻辑宏 单元数 256个 ， 存储器型 ， 1.8V供电电压 ， 引脚间延迟为 4.0ns， fpBGA256封装 ， 适用温度范围为商用级 (0 85 )。 LCMXO640E-4FT256CES: MachXO系列 FPGA， 640 个查找 表 ， 1.2V供电电压 ， 速度等级为 4级 ， fpBGA256封装 ， 适用 温度范围为商用级 (0 85 ) ， 工程样品 。 LFSC3GA25E-6F900C: SC系列 FPGA， SERDES速度 3.8G， 25k LU

25、Ts， 1.2V供电电压 ， 速度等级为 6级 ， fpBGA900封装 , 适用温度范围为商用级 (0 85 )。 第 2章 大规模可编程逻辑器件 LFX1200EC-03F900I: ispXPGA1200E系列 FPGA， 典 型逻辑规模是 1.25M系统门 ， 1.8V， 速度等级为 3级 （ 注意 Lattice公司的速度等级数越小 ， 速度越慢 ） ， fpBGA900封装 , 适用温度范围为工业级 (-40 100 )。 LFXP10E-4F256C: XP系列 FPGA， 10k LUTs， 1.2V供 电电压 ， 速度等级为 4级 ， fpBGA256封装 , 适用温度范围为

26、商 用级 (0 85 )。 LFEC20E-4F484C: EC系列 FPGA， 20k LUTs， 1.2V供 电电压 ， 速度等级为 4级 ， fpBGA484封装 , 适用温度范围为商 用级 (0 85 )。 LFE2-50E-7F672C: ECP2系列 FPGA， 50k LUTs， 1.2V 供电电压 ， 速度等级为 7级 ， fpBGA672封装 , 适用温度范围为 商用级 (0 85 )。 第 2章 大规模可编程逻辑器件 2） Altera公司的 FPGA和 CPLD系列器件 Altera公司的产品一般以 EP开头 ， 代表可重复编程 。 Altera公司的 MAX系列 CPL

27、D产品和 MAXFPGA 产品 ， 系列代码为 EPM， 典型产品型号含义如下： EPM7128SLC84-15： MAX7000S系列 CPLD， 逻辑宏单元数 128， 采用 PLCC封装 ， 84个引脚 ， 引脚间延时为 15ns。 EPM240GT100C3ES: MAXG 系列 FPGA产品 ， 逻辑单元 数 240， TQFP封装 ， 100个引脚 ， 速度等级为 3级 ， 适用温度 范 围 为 商 用 级 (0 85 ) ， ES 表 示 是 工 程 样 品 （ Engineering sample） 。 第 2章 大规模可编程逻辑器件 Altera公司的 FPGA产品系列代码为

28、 EP或 EPF， 典型产品型号含 义如下： EPF10K10： FLEX10K系列 FPGA， 典型逻辑规模是 10k有效逻辑门 。 EPF10K30E： FLEX10KE系列 FPGA， 逻辑规模是 EPF10K10的 3倍 。 EPF20K200E： APEX20KE系列 FPGA， 逻辑规模是 EPF10K10的 20倍 。 EP1K30： ACEX1K系列 FPGA， 逻辑规模是 EPF10K10的 3倍 。 EP1S30： STRATIX系列 FPGA， 逻辑规模是 EPF10K10的 3倍 。 EP3C25F324C7N:CYCLONE 系列 FPGA， 逻辑单元数 25 k，

29、FBGA 封装 ， 324个引脚 ， 速度等级为 7级 ， 适用温度范围为商用级 (0 85 )， 无铅 (Lead-free devices） 。 EP4SGX 230 K F 40 C 2 ES： Stratix GX系列 FPGA， 逻辑单 元数 230k， 带 36个收发器 ， FBGA封装 ， 1517个引脚 ， 速度等级为 2级 ， 适用温度范围为商用级 (0 85 )， 工程样品 。 EP1AGX 20 C F 484 C 6 N： Arria GX系列 FPGA， 逻辑单元数 20k， 带 4个收发器 ， FBGA封装 ， 484个引脚 ， 速度等级为 6级 ， 适用温度范围

30、为商用级 (0 85 )， 无铅 。 第 2章 大规模可编程逻辑器件 Altera公司的 FPGA配置器件系列代码为 EPC， 典型产品型 号含义如下： EPC1：为 1型 FPGA配置器件 。 3） Xilinx公司的 CPLD和 FPGA系列器件 Xilinx公司的产品一般以 XC开头 ， 代表 Xilinx公司的产品 。 典型产品型号含义如下： XC95108-7 PQ 160C： XC9500系列 CPLD， 逻辑宏单元数 108， 引脚间延时为 7ns， 采用 PQFP封装 ， 160个引脚 ， 商用 。 XC2064： XC2000系列 FPGA， 可配置逻辑块 （ Configu

31、rable Logic Block， CLB） 为 64个 （ 只此型号以 CLB为特征 ） 。 XC2018： XC2000系列 FPGA， 典型逻辑规模是有效门 1800。 XC4002A： XC4000A系列 FPGA， 典型逻辑规模是 2k有效门 。 XCS10： Spartan系列 FPGA， 典型逻辑规模是 10k。 XCS30： Spartan系列 FPGA， 典型逻辑规模是 XCS10的 3倍 。 XC3S50A -4 FT 256 C： Spartan 3A系列 FPGA， 典型逻辑规 模是 XCS10的 5倍 ， 速度等级为 4级 ， 采用 FTBGA256脚封装 ， 适用

32、温 度范围为商用级 (0 85 )。 XC6VLX240T-1FFG1156C： Virtex-6 LX系列 FPGA， 典型逻辑 规模是 240k， 速度等级为 1级 ， 采用 1156脚封装 , 适用温度范围为 商用级 (0 85 )。 第 2章 大规模可编程逻辑器件 2.2 Lattice公司的 CPLD和 FPGA器件 2.2.1 Lattice公司的 CPLD和 FPGA概述 1 CLPD器件概述 Lattice公司始建于 1983年 ， 是最早推出 PLD的公司之一 ， GAL器件是其成功推出并得到广泛应用的 PLD产品 。 20世纪 80年代 末 ， Lattice公司提出了 I

33、SP（ 在系统可编程 ） 的概念 ， 并首次推出 了 CPLD器件 ， 其后 ， 将 ISP与其拥有的先进的 EECMOS技术相结 合 ， 推出了一系列具有 ISP功能的 CPLD器件 ， 使 CPLD器件的应用 领域又有了巨大的扩展 。 所谓 ISP技术 ， 就是不用从系统上取下 PLD芯片 ， 就可进行编程的技术 。 ISP技术大大缩短了新产品研制 周期 ， 降低了开发风险和成本 ,因而推出后得到了广泛的应用 ， 几乎 成了 CPLD的标准 。 Lattice公司的 CPLD器件主要有 ispLSI系列 、 ispMACH系列 、 ispXPLD系列 ， 现在主流产品是 ispMACH系列

34、和 ispXPLD系列 。 第 2章 大规模可编程逻辑器件 （ 1） ispLSI系列 CPLD ispLSI系列是 Lattice公司于 20世纪 90年代以来推出的 ， 有 ispLSI1000系列 、 ispLSI2000系列 、 ispLSI3000系列 、 ispLSI4000系列 、 ispLSI5000系列 、 ispLSI8000系列六个系 列 ， 分别适用于不同场合 ， 前三个系列是基本型 ， 后三个系 列是 1996年后推出的 。 ispLSI系列集成度 1000门至 60000门 ， 引脚到引脚之间 （ Pin To Pin） 延时最小 3ns， 工作速度可达 300MH

35、z， 支持 ISP和 JTAG边界扫描测试功能 ， 原来广泛应用于 通信设备 、 计算机 、 DSP系统和仪器仪表中 ， 但现在已逐渐退 出历史舞台 ， 被 ispMACH系列和 ispXPLD系列替代 。 该系列 CPLD主要参数表见表 2.1。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 （ 2） ispMACH系列 CPLD ispMACH系列包括 5V的 ispMACH4A5系列和主流的 ispMACH4000系列 , 包括 ispLSI4000/4000B/4000C/4000V/4000Z/4000ZE等品种 ， 主要是供电 电压不同 ， ispMACH4000

36、V、 ispMACH4000B 和 ispMACH4000C器件系列供电 电压分别为 3.3V、 2.5V 和 1.8V。 Lattice公司还基于 ispMACH4000的器件 结构开发出了低静态功耗的 CPLD 系列 ispMACH4000Z和超低功耗的 CPLD 系列 ispMACH4000ZE。 该系列 CPLD主要参数表见表 2.2和表 2.3。 ispMACH 4000系列产品提供 SuperFAST（ 400MHz， 超快 ） 的 CPLD 解决方案 。 ispMACH 4000V 和 ispMACH 4000Z 均支持车用温度范围： - 40 130 C （ Tj） 。 isp

37、MACH 4000 系列支持介于 3.3V 和 1.8V 之间 的 I/O 标准 ， 既有业界领先的速度性能 ， 又能提供最低的动态功耗 。 ispMACH 4000V/B/C 系列器件的宏单元个数从 32 512 不等 ， 速度最大达到 400MHz（ 对应引脚至引脚之间的传输延迟 tPD 为 2.5ns） 。 ispMACH 系列提供 44 256 引脚 、 具有多种密度 I/O组合的 TQFP、 fpBGA和 caBGA封装 。 第 2章 大规模可编程逻辑器件 ispMACH 4000Z 的宏单元数为 32 256， 速度最大达到 267MHz （ 对应 tPD 为 3.5ns） ， 供

38、电电压为 1.8V， 可提供很低的动态功率 。 1.8V 的 ispMACH 4000Z器件系列适用于从 3.3V、 2.5V、 至 1.8V的宽泛围的 I/O 标准 ， 在使用 LVCMOS3.3V接口时 ， 它还可以兼容 5V的电压 。 该系列有商 用 、 工业用和 车用 等不同的温度范围 。 ispMACH 4000ZE是 ispMACH 4000Z 器件系列的第二代 ， 非常适用于超低功耗 、 大批量便携式的应用 。 在典 型情况下 ， ispMACH 4000ZE提供低至 10A 的待机电流 。 经过成本优化且 功能繁多的 ispMACH 4000ZE器件提供超小的 、 节省面积的芯

39、片级球栅阵 列 （ csBGA） 封装 、 一种能够实现超低系统功耗的新的 Power Guard 特 性以及包含片上用户振荡器和定时器的新的系统集成功能 。 ispMACH 4000ZE器件采用 1.8V核心电压并提供高层次的功能和低系统功耗 。 ispMACH 4000ZE系列支持 3.3V、 2.5V、 1.8V和 1.5V I/O标准 ， 并且当采 用 LVCMOS 3.3接口时 ， 具有兼容 5V的 I/O性能 。 此外 ， 所有输入和 I/O都 是 5V兼容的 。 ispMACH4000 器件包括 3.3V、 2.5V 和 1.8V 三个系列 。 4000C 是 世界上第一款 1.

40、8V 在系统可编程 CPLD 系列 。 ispMACH 4000 系列器件集 业界领先的速度性能和最低动态功耗于一身 ， 其支持的 I/O电压标准为： 3.3V、 2.5V、 1.8V。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 (3) ispXPLD系列 CPLD ispXPLDTM 5000MX 系列代表了 Lattice半导体公司全新的 XPLD（ eXpanded Programmable Logic Devices） 器件系列 , 包括 ispXPLDTM5000MB/5000MC/5000MV等品种 。 这类器件采用了新的构 建模块 多功能块 （ MFB: M

41、ulti-Function Block） 。 这些 MFB 可以根据用户的应用需要 ， 被分别配置成 SuperWIDETM 超宽 （ 136 个输入 ） 逻辑 、 单口或双口存储器 、 先入先出堆栈或 CAM。 ispXPLD 5000MX 器件将 PLD 出色的灵活性与 sysIOTM 接 口结合了起来 ， 能够支持 LVDS、 HSTL 和 SSTL 等最先进的接口标 准 ， 以及比较熟悉的 LVCMOS 标准 。 sysCLOCKTM PLL 电路简化了 时钟管理 。 ispXPLD 5000MX 器件采用了拓展的在系统编程技术 ， 也就是 ispXP 技术 ， 因而具有非易失性和无限

42、可重构性 。 编程可 以通过 IEEE 1532 业界标准接口进行 ， 配置可以通过 Lattice的 sysCONFIGTM 微处理器接口进行 。 该系列器件有 3.3V、 2.5V和 1.8 V供电电压的产品可供选择 （ 对应 MV、 MB和 MC系列 ） ， 最多 1024个 宏单元 ， 最快 300MHz。 该系列 CPLD主要参数表见表 2.4（ 注：本章 中位数的缩写 b表示 bits， Kb表示 Kbits） 。 第 2章 大规模可编程逻辑器件 ispLSI/MACH器件都采用 EECMOS和 EEPROM工艺结构 ， 能够重 复编程万次以上 ， 内部带有升压电路 ， 可在 5V

43、、 3.3V逻辑电平 下编程 ， 编程电压和逻辑电压可保持一致 ， 给使用带来很大方 便 。 具有保密功能 ， 可防止非法拷贝 。 具有短路保护功能 ， 能 够防止内部电路自锁和 SCR自锁 。 推出后受到了极大的欢迎 ， 曾经代表了 CPLD的最高水平 ,但现在 Lattice公司推出了新一代 的扩展在系统可编程技术 (ispXP),在新设计中推荐采用 ispMACH系列产品和 ispXPLD器件 。 第 2章 大规模可编程逻辑器件 2 FPGA器件概述 Lattice公司的 FPGA器件主要有 EC/ECP（ 含 S系列 ） 系列 、 ECP2/M（ 含 S系列 ） 系列 、 ECP3系列

44、 、 SC/M系列 、 XP/ XP2系列 、 MachXO系列和 ispXPGA系列 。 其中 ， ispXPGA系列是最早采用 ispXP技术的 FPGA器件 ， EC/ECP 等是经济型 FPGA器件 ， XP/ XP2系列是将 EC/ECP2系列 FPGA和低成本的 130nm/90nm Flash技 术合成在单个芯片上的非易失性 FPGA。 SC/M系列是其最高性能 FPGA产品 ， 该系列根据当今基于连结的高速系统的要求而设计 ， 推出了针对诸如 以太网 、 PCI Express、 SPI4.2以及高速 存储控制 器 等高吞吐量标准的最佳解决方案 。 另外 ， Lattice公司

45、还推出了集成 ASIC宏单元和 FPGA门于同 一片芯片的产品 ， 将该技术称为单片现场可编程系统 （ FPSC） 。 与带有嵌入式 FPGA 门的 ASIC 相比 ， FPSC 器件具有广泛的应用 范围 。 嵌入式宏单元拥有工业标准 IP 核 ， 诸如 PCI、 高速线接口 和 高速收发器 。 当这些宏单元与成千上万的可编程门结合起来时 ， 它们可应用在各种不同的高级系统设计中 。 第 2章 大规模可编程逻辑器件 （ 1） LatticeECP/EC系列 FPGA LatticeECP/EC系列 FPGA是经过优化 、 低成本的主流 FPGA 产品 。 为获得最佳的性能和最低的成本 ， La

46、tticeECP（ ECconomy Plus） FPGA产品结合了高效的 FPGA结构和高速的专用功能模块 。 按 这 种 方 法 实 现 的 Lattice 的 第 一 个 系 列 是 LatticeECP-DSP （ ECconomy Plus DSP） 系列 ， 它提供了片内的专用高性能 DSP块 。 LatticeEC （ ECconomy） 系列支持除了专用高性能 DSP块以外的 LatticeECP器件所具有的所有通用功能 ， 因此它非常适用于低成本 的解决方案 。 基于低成本的思路 ， LatticeECP/EC器件含有所有必 需的 FPGA单元：基于 LUT的逻辑功能 、 分

47、布式和嵌入式存储器 、 PLL、 并支持主流的 I/O标准 。 器件的专用 DDR存储器接口支持对 成本敏感的工程应用 。 莱迪思还提供许多用于 LatticeECP/EC系列 的预先设计的 IP （ Intellectual Property ， 知 识 产 权 ） ispLeverCORE 模块 。 采用这些 IP标准模块 ， 设计者可以将精力 集中于自己设计中的特色部分 ， 从而提高工作效率 。 该系列 FPGA 主要参数表见表 2.5。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 2） ispXPGA系列 FPGA ispXPGA系列 FPGA器件采用扩展在系统可编

48、程技术 （ ispXP） ,能够实现同时具有非易失性和无限可重构性的高 性能逻辑设计 。 改变了只能在可编程性 、 可重构性和非易失 性之间寻求妥协的情况 。 无需外部的配置存储单元 ， 上电后 几微秒内自动配置 FPGA ， 可在几毫秒内完成在系统重构 ， 可在系统工作状态下重新编程器件 ， 通过芯片内的 E2 或 CPU 进行配置 ， 通过对安全位进行设置防止回读 。 139k 至 1.25M 的系统门 ， I/O 数多达 496 个 ， 多达 414Kb的内嵌存储 单元 。 ispXPGA FPGA系列有两种选择：标准的器件支持用 于超高速串行通信的 sysHSI功能 ， 而高性能 、

49、低成本的 FPGA器件 E-系列 ” 则不含 sysHSI功能 。 从而提高工作 效率 。 该系列 FPGA主要参数表见表 2.6和表 2.7。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 （ 3） MachXO系列 FPGA MachXO系列非易失性无限重构可编程逻辑器件 （ PLD） 是专 门为传统上用 CPLD或低密度的 FPGA实现的应用而设计的 。 广泛 采用需要通用 I/ O扩展 、 接口桥接和电源管理功能的应用 ， 通 过提供嵌入式存储器 、 内置的 PLL、 高性能的 LVDS I /O、 远程 现场升级 （ TransFRTM技术 ） 和一个低功耗的睡眠模

50、式 ， MachXO可编程逻辑器件拥有提升系统集成度的优点 ， 所有这些 功能都集成在单片器件之中 。 该系列 FPGA主要参数表见表 2.8。 第 2章 大规模可编程逻辑器件 MachXO可编程逻辑器件系列专为广泛的 低密度应用 而设 计 ,它被用于各种终端市场，包括 消费 、 汽车 、通信、计算机、 工业和医疗。 第 2章 大规模可编程逻辑器件 2.2.2 ispLSI/pLSI系列 CPLD器件结构 ispLSI/pLSI 系列器件有 1000、 2000、 3000、 5000、 6000 和 8000系列等器件 。 ispLSI/pLSI1000/E、 2000和 3000系列逻 辑

51、器件具有类似的结构 (如图 2.1所示 )， 都由通用逻辑块 (GLB) 、 全局布线区 (GRP)、 输出布线区 (ORP)、 输入 /输出单元 (IOC)和时钟分配等部分组成 ， 主要区别在于它们的 GLB及 I/O数量不同 。 前两个系列的 GLB结构相同 ， 后一个系列具有 双 GLB结构 。 ispLSI6000系列的 GLB与 3000系列器件相同 ， 但整体结构中包了 FIFO或 RAM功能； 5000系列的整体结构与 3000系列相似 ， 但 GLB和宏单元等内部结构有很大的差异； 8000系列的 GLB与 5000系列相似 ， 但整体结构是新推出的 。 第 2章 大规模可编程

52、逻辑器件 第 2章 大规模可编程逻辑器件 下 面 以 ispLSI/pLSI3000 系 列 逻 辑 器 件 为 例 ， 介绍 ispLSI/pLSI系列器件的主要结构 。 1 通用逻辑块 ispLSI/pLSI系列的基本逻辑单元是通用逻辑块 (GLB， Generic Logic Block)， 如图 2.2所示 。 双 GLB是 Lattice公司 ispLSI/pLSI3000系列的标准逻辑块 ， 如图 2.3所示 ， 该双 GLB 包含了 1000和 2000系列的 GLB， 相当于两个 GLB， 这正是 “ 双 GLB名称的来历 。 双 GLB具有 24个输入 、 8个输出 ， 以

53、及实现大多数标准逻辑功能所必需的逻辑 。 双 GLB的内部逻 辑被分为 4个部分：与阵列 、 乘积项共享阵列 、 可配置寄存器 和控制部分 。 第 2章 大规模可编程逻辑器件 与阵列由两个 20乘积项共享阵列组成 ， 它可产生 24个双 GLB输入 的任意逻辑和 。 这些输入来自于 GRP(它们可以是来自 32个双 GLB的任意 反馈信号 )， 也可以是来自外部 I/O单元的输入 。 所有这些双 GLB输入信号 可以以逻辑 “ 真 ” 及它们的补码形式进入乘积项 ， 更有效地使布尔逻辑 简化 。 两个乘积项共享阵列 (PTSA)各自接收 20个乘积项 ， 并把它们分配 到 4个双 GLB输出

54、。 有 4个或门 ， 分别带有 4、 4、 5和 7个输入 。 任一或门 的输出可连到 4个双 GLB输出中的任一个 。 如果要求更多的乘积项 ， PTSA能根据需要组合它们 。 如果用户主要关心的是速度 ， PTSA能使用 带有 4个乘积项的旁通电路 ， 来改善该单元的性能 。 双 GLB的 8个输出中 ， 任一个或全部输出都可实现这种功能 。 ispLSI 5000V系列的 GLB结构如图 2.4所示 。 每个 GLB包含 32个宏 单元 ， 具有 160个逻辑乘积项和 5个控制乘积项的可编程与阵列 。 该 GLB 具有来自 GRP的 68个输入端且可以以原码 、 补码逻辑输入 。 160

55、个乘积项 可分成 32组 ， 每组 5项送入乘积项共享阵列 (PTSA)， 单组函数最多可达 35 个乘积项 。 另外 ， PTSA带有旁通功能 。 5个乘积项用来控制共享的 GLBGLB内部的置位 、 复位 、 时钟 、 时钟使能及 I/O的输出使能 。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 图 2.3 ispLSI/pLSI3000系列的双 GLB结构 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 ispLSI5000V系列的宏单元结构如图 2.5所示 。 每个宏 单元包含一个可编程 XOR门 、 一个可编程的寄存器 /锁存器 / 触发器 ， 以

56、及允许组合或时序操作所必需的时钟和控制逻辑 。 每个宏单元有两个输出 ， 并且 ， 它们可通过全局布线区 (GRP)反馈 。 宏单元的这种双重可并行输出能力有利于充分 利用硬件资源 。 ispLSI 8000V系列的宏单元结构如图 2.6所示 。 每个宏 单元包含一个可编程 XOR门 、 一个可编程的寄存器 /锁存器 / 触发器 ， 以及允许组合或时序操作所必需的时钟和控制逻辑 。 每个宏单元有两个输出 ， 其中 ， 1个可通过 GLB内部反馈到 与阵列 ， 另一个可同时驱动 BFM布线区 (BRP)和全局布线区 (GRP)。 宏单元的这种双重可并行输出能力有利于充分利用 硬件资源 。 第 2

57、章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 2 巨块结构 4个双 GLB构成一巨块结构 (Megablock Structure)。 每个 GLB的 最大输入为 24个 ， 任一巨块设有专用输入 ， 一个 GLB有 8个相应的输 出 ， 总共 32个 GLB输出馈送到单 I/O3000系列器件的 ORP(也就是每个 GLB输出有一个 I/O引脚 ， 例如 3256)。 这样 ， 32个输出中只有 16个馈 送到 16个 I/O单元 。 对于双 I/O3000系列器件 ， 如 3192， 每个 GLB输出 有一个 I/O引脚 ， 16个 GLB输出馈

58、送到每个输出布线区 (ORP)， 驱动 16 个 I/O单元 。 因此 ， 双 I/O器件中每个巨块设有两个 ORP。 单 I/O和双 I/O器件的巨块结构如图 2.7和图 2.8所示 。 3 全局时钟结构 全局时钟结构 (Global Clock Structure)包含 5个全局时钟输入 引脚 ， Y0、 Y1、 Y2、 Y3和 Y4。 前 3个引脚专用于 GLB时钟 ， 后两个引 脚专用于 I/O寄存器时钟 。 在 1000/E全局系列中设计的时钟 GLB生成 网络被取消了 ， 因此 ， 所有输入时钟信号通过时钟复工器直接馈送 到 GLB时钟输入端 。 GLB全局时钟没有反相能力 ， 但

59、是 ， 乘积项时钟 在它送到时钟复工器之前 ， 具有反相能力 。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 4 I/O单元 I/O单元 (I/O Cell)结构同 1000/E系列相近 ， 如图 2.9所示 ， 但每个 I/O单元含有边界扫描寄存器 ， 一个输入引脚只有一个 扫描寄存器 。 一个全局测试 OE信号 “ 硬线连接 ” 到所有 I/O单 元 ， 这对实现器件内所有三态输出缓冲器的静态测试是有用的 。 除了测试 OE信号外 ， 两个全局 OE信号连到所有 I/O引脚 。 乘 积项 OE信号和全局信号被送到 OE复工器 。 除测试 OE(TOE)信 号外 ， 其他

60、 OE信号在经过 OE复用后具有反相能力 。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 2.2.3 ispMACH系列 CPLD结构 图 2. 10 ispMACH4000 功能块框图 第 2章 大规模可编程逻辑器件 ispMACH4000 系列器件由全局布线区（ GRP），通用逻辑块 (GLB)，输出布线区 (ORP)及 I/O 块组成，如图 2.10所示。它 可提供从 2 个 GLB 的 ispMACH4032 到 32 个 GLB 的 ispMACH4512 多种器件。每个 GLB 由可编程与阵列（从 GRP 来的 36 个输入和 83 个输出乘积项） , 逻辑分配

61、器 , 16 个 宏单元和 GLB 时钟发生器组成。每个与阵列有 36 个输入， 83 个乘积项输出。图 2.11是 GLB 结构框图，图 2.12是可编程 与阵列 And array，图 2.13是逻辑宏单元 Macrocell 结构图， 图 2.14是逻辑分配器结构图，图 2.15是输入输出（ I/O）单元 结构图。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 2.2.4 EC/ECP系列 FPGA结构 1 器件的总体结构 LatticeECP

62、 -DSP和 LatticeEC 器件的中间是逻辑块 阵列 ， 器件的四周是可编程 I/O单元 （ Program I/O Cell， 简 称 PIC ） 。 在 逻 辑 块 的 行 之 间 分 布 着 嵌 入 式 RAM 块 （ sysMEM Embedded Block RAM， 简称 EBR） 。 对于 LatticeECP-DSP器件而言 ， 它还有额外的由 DSP块组成的行 。 LatticeECP-DSP的结构如图 2.16所示 。 LatticeEC的结构与 LatticeECP-DSP的结构基本相同 ， 主要区别就是没有 sysDSP Block。 第 2章 大规模可编程逻辑器

63、件 器件中有两种逻辑块：可编程功能单元 （ Programmable Function Unit ， 简称 PFU ） ；无 RAM 的 可 编 程 功 能 单 元 （ Programmable Function Unit without RAM， 简称 PFF） 。 PFU 包含用于逻辑 、 算法 、 RAM/ROM和寄存器的积木块 。 PFF包含 用于逻辑 、 算法 、 ROM的积木块 。 优化的 PFU和 PFF能够灵活 、 有效地实现复杂设计 。 器件中每行为一种类型的积木块 ， 每三行 PFF间隔就有一行 PFU。 每个 PIC块含有两个具有 sysIO接口的 PIO对 。 器件左边

64、和右 边的 PIO对可配置成 LVDS发送 、 接收对 ， sysMEM EBR是大的专 用快速存储器块 ， 可用于配置成 RAM或 ROM。 PFU、 PFF、 PIC和 EBR块以行和列的形式分布呈二维网格状 ， 如图 2.16所示 。 这些块与水平的和垂直的布线资源相连 。 软件的 布局 、 布线功能会自动地分配这些布线资源 。 系统时钟锁相环 （ PLL） 在含有系统存储器块行的末端 ， 这 些 PLL具有倍频 、 分频和相移功能 ， 用于管理时钟的相位关系 。 每个 LatticeECP/EC器件提供多达 4个 PLL。 第 2章 大规模可编程逻辑器件 第 2章 大规模可编程逻辑器件 2 PFU和 PFF块 LatticeECP/EC器件的核心是 PFU和 PFF。 PFU可以通过编程实 现逻辑 、 算法 、 分布式 RAM、 分布式 ROM功能 。 PFF可以通过编程 实现逻辑 、 算法 、 ROM功能 。 除非特