EMC电磁兼容设计讲座.ppt

《EMC电磁兼容设计讲座.ppt》由会员分享，可在线阅读，更多相关《EMC电磁兼容设计讲座.ppt（84页珍藏版）》请在装配图网上搜索。

1、电磁兼容设计讲座 可靠性部谢玉明 电磁兼容讲座系列 定义 电磁兼容（ EMC)： Electromagnetic Compatibility 电磁干扰（ EMI)： Electromagnetic Interference 电磁敏感性（ EMS ： Electromagnetic Susceptibility 为什么要考虑 EMC？ 国内外技术壁垒、强制要求 产品的可靠性 EMI试验 :(参照 CISPR22/GB9254) 传导发射试验 辐射发射试验 EMS试验 (GB/T17626.系列 ) 静电放电抗扰性试验 （ .2） 射频电磁场辐射抗扰性试验（ .3） 电快速瞬变脉冲群抗扰性试验（

2、.4） 雷击浪涌抗扰性试验（ .5） 射频场传导抗扰性试验（ .6） 工频磁场抗扰性试验（ .8） 电压瞬时跌落 ,短时中断和电压渐 变的抗扰性试验（ .11） 何时解决 EMC 生产进程 可采取的措施 解决 EMC的成本 设计 生产 使用 EMC 三要素 干扰源 敏感设备 传播途径 EMC设计 接地（ Grounding) 屏蔽 (Shielding) 滤波 (Filtering) 内部设计（ PCB板 EMC设计三阶段 问题解决阶段 规范设计阶段 分析预测阶段 接地 (Grounding) 接地的目的一是防电击 ， 一是去除干扰 。 可将接地分为两大类： 安全接地 (Safety Grou

3、nding) 信号接地 安全接地 (Safety Grounding) 安全接地是指接大地 (Earthing)， 也就是将 电气设备的外壳以低阻抗导体连接大当人 员意外触及时不易遭受电击 。 信号接地 信号接地除提供参考点之外 ， 同时还可以 大量消除杂讯的干扰 。 由于杂讯本身的特性 ， 考虑接地时有不同的处理方法： 单点接地 多点接地 复合式接地 单点接地 系统或装备上仅有一点接地，分为： 串联单点接地； 并联单点接地； 串联单点接地 若系统各线路或装备所产生或需要的能量变化太大 ， 则不适用串联单点接地 ， 因为高能量的线路或装备所产 生大量的地电位会严重地影响低能量线路或装备的正常

4、运作 。 并联单点接地 并联单点接地最大的缺点是耗时费料 ， 由于接地线太 多太长 ， 以至增加各地阻抗 ， 尤其在高频范围中更加严 重 。 多点接地 在频率低于 10MHz时，较适于单点接地。若在高频 (10MHz)情况下，由于接地线的长度以及接地电路的影 响，故单点接地无法达到去除干扰的效果，此时就得使用 多点接地。此时接地线的长度亦应尽量缩短。下图各接地 点可视为机壳或接地板 ： 复合式接地 复合式单点接地将线路或装备加以归类， 而同时使用串联与并联法，可同时兼顾降 低杂讯以及减化施工与节省用料。 机架系统的接地树（例 背板 背板 背板 背板 背板 工作地 电源地 保护地 注意 由于频率

5、的关系 ， 无论何种接地方法均应 尽量缩短接地线 ， 否则其非但增加阻抗 ， 同时更会产生辐射杂讯 ， 因其作用有如天 线 ， 接地线的长度 L /20。 不论何种接地法 ， 最大的困扰均起自于地 电流的产生 ， 因此去除地环路就成了设计 者的考验 。 接地环路 下图即为接地环路的形成： 打破接地环路的方法 常用的电缆 双绞线 同轴电缆 带状电缆 注意之一 接地线愈短愈好； 电缆屏蔽层终接时应环接； 电子线路中及低频使用时应规划不同的接地系统以配合不 同之回路 （ Return ） ,如信号 、 屏蔽 、 电源 、 机壳或组架 。 唯这些回路最后可接在一起 ， 然后以单点接地； 接地面应具有高

6、传导性 （ Conductivity） ； 线路中之元件若经常产生大量的急变电流 ， 则该线路应备 有单独的接地系统 ， 或至少应备有单独之回路 ， 以免影响 其它线路 。 低能量信号之接地应与其它接地隔离； 切忌双股电缆分开安装； 注意之二 低频宜采用单点接地系统，高频应采用多点接地系统； 良好的接地系统； 减少由共同导体所引入的杂讯电压，尽量避免产生接地环 路； 已接地的放大器接于未接地之电源，其输入导线之屏蔽应 接于放大器之接地点。若未接地之放大器接于接地之电源， 则输入导线之屏蔽应于电源端接地。高增益放大器之屏蔽 应接于放大器之接地点； 若信号线路两端接地，则所产生的接地环路易受磁场及

7、地 电位差的干扰； 去除接地环路的方法有使用隔离变压器、光电耦合器、差 动放大器、扼流圈。 搭接的功能 搭接是在两金属之间建立一低阻抗通路 ， 其目的 在为电流提供一均称的结构体以避免干扰 。 处理良好的搭接能彻底发挥屏蔽与滤波的功能 ， 减少接地系统中的射频电位差 ， 以及电流环路 ， 并 可防止静电产生 ， 减少雷击与电磁脉冲的危险 ， 同 时能防止人员误遭电击 。 然而未经仔细处理的搭接会增加干扰的程度 ， 此 诚不良之设计较不设计为害更甚 。 搭接的形态 直接搭接 ：即搭接体间之直接连接； 间接搭接 ：即搭接体间以金属导线相连 ， 其适合 于经常移动的装备 ， 以及将安装防震垫 Sho

8、ck Mounts 的装备 ， 间接搭接时应特别注意共振效 应 （ Resonant Effect） ,否则引入杂讯 。 搭接的方法 有熔接 (Welding)、 硬焊 Brazing 、 软焊 （ Sweating ） 、 砧接 Swaging 、 铆接 (Riveting)以及螺丝连接 。 搭接之处理 搭接时 ， 金属面应予以清洁 ， 不得有油漆 或其它杂物 ， 搭接完成后 ， 可涂以油漆或 施以其它之防蚀保护 。 此外 ， 搭接时应考 虑不同金属之电化效应 ， 并应尽量减少接 触盐水 、 汽油等 ， 以防电能作用 。 若电能特性相去甚远的两金属欲搭接在一 起 ， 应以介于其间的金属为垫圈

9、置于该两 金属间 ， 金属电化次序 阳极端（最易受腐蚀） 第一类 镁 (Mg） ； 第二类 铝 (AL） 或铝合金；锌 (Zn);镉 (Cd); 第三类 碳钢；铁 (Fe)；铅 (Pb） ；锡 (Sn） ； 第四类 镍 (Ni） ;铬 (Cr） ;不锈钢 ; 第五类 铜 (Cu);银 (Ag);金 (Au);白金 (Pt);钛 (Ti)。 阴极端 (不易受腐蚀） 铆接及螺纹搭接 铆接 有均匀 、 省时的优点 ， 但其使用弹性不如 以螺钉搭接 ， 且防蚀能力不如熔接 、 软硬焊 。 铆 接时铆孔应与铆钉紧密接合 ， 铆孔边不得有油漆 。 螺纹搭接 时应注意垫圈材料的选择及安放位置 ， 通常均戴垫

10、圈 (Load Distribution Washer)直接置于螺 栓头 （ Bolt Head） 或壳帽之下 ， 而锁紧垫圈 （ Lock Washer） 则应置于螺帽与均戴垫圈之间 。 此外 ， 千 万别将带齿锁紧垫圈置于两搭接金属之间 。 注意 要有效地达到搭接的功能，应使搭接的金属紧密地连 接，连接面应均匀、干净，其间不得有非传导性之物质。 固定时应防止变形、震动、摇摆。应尽量将类似金属相搭 接，不得已时可使用垫圈。应尽量使用直接搭接，若情况 不许可时得使用搭接线，惟使用搭接线时应考虑： 线之长度愈短愈好 ， 电感电容比愈小愈好； 线之电化次序应低于搭接物； 长宽比应小于 5； 应直接

11、与搭接物相接； 不得使用自攻螺纹 （ Self-Tapping Screw） 。 屏蔽 屏蔽能有效地抑制通过空间传播的电磁干 扰 。 采用屏蔽的目的有两个：一是限制内 部的辐射电磁能越过某一区域；二是防止 外来的辐射进入某一区域 。 屏蔽按其机理可分为电场屏蔽 、 磁场屏蔽 和电磁场屏蔽 。 电场屏蔽的机理 AB UCC CU 21 1 AB UCCC CU 42 1 1 A A B B C1 C2 U A UB U A S C2 C3 C4 图 1：电场感应示意图 图 2：电场屏蔽作用的分析 BU 电场屏蔽的设计要点 为了获得良好的电场屏蔽效果 ， 注意以下几点是必要的： x 屏蔽板以靠近受

12、保护物为好 ， 而且屏蔽板的接地必须 良好 。 此举目的是增大 C4的值； x 屏蔽板的形状对屏蔽效能的高低有明显影响 。 例如 ， 全封闭的金属盒可以有最好的电场屏蔽效果 ， 而开孔 或带缝隙的屏蔽盒 ， 其屏蔽效能都会受到不同程度的 影响 。 此举主要是影响剩余电容 C1 的 值； x 屏蔽板的材料以良导体为好 ， 但对厚度并无要求 ， 只 要有足够强度就可以了 。 磁场屏蔽的机理 磁场屏蔽通常是对直流或甚低频磁场的屏蔽，其 效果比对电场屏蔽和电磁场屏蔽要差得多，因此 磁场屏蔽是个棘手的问题。 磁场屏蔽主要是依赖高导磁材料所具有的低磁阻， 对磁通起着分路的作用，使得屏蔽体内部的磁场 大大减

13、弱。 H1 H0 磁场屏蔽的机理 磁场屏蔽的设计要点 提高磁场屏蔽效能的主要措施有： x 选用高导磁率的材料 ， 如坡莫合金； x 增加屏蔽体的壁厚； 以上两条均是为了减少屏蔽体的磁阻； x 被屏蔽的物体不要安排在紧靠屏蔽体的位置上 ， 以 尽量减少通过被屏蔽物体体内的磁通； x 注意磁屏蔽体的结构设计 ， 凡接缝 、 通风孔等均可 能增加磁屏蔽体的磁阻 ， 从而降低屏蔽效果 。 为此 ， 可以让缝隙或长条形通风孔循着磁场方向分布 ， 这 有利于屏蔽体在磁场方向的磁阻减小； 磁场屏蔽的设计要点（续 x 对于强磁场的屏蔽可采用双层磁屏蔽体的结构。对 要屏蔽外部强磁场的，则屏蔽体外层要选用不易磁

14、饱和的材料，如硅钢等；而内部可选用容易达到饱 和的高导磁材料，如坡莫合金等。反之，如果要屏 蔽内部强磁场时，则材料排列次序要倒过来。在安 装内外两层屏蔽体时，要注意彼此间的磁绝缘。当 没有接地要求时，可用绝缘材料做支撑件。若需要 接地时，可选用非铁磁材料（如铜、铝）做支撑件。 但从屏蔽体能兼有防止电场感应的目的出发，一般 还是要接地的。 电磁场屏蔽的机理 电磁屏蔽体对电磁的衰减主要是基于电磁 波的反射和电磁波的吸收两种方式。 H1/E1 H0/E0 电磁场屏蔽的机理 电磁场屏蔽的机理（ 续 与前面已讲述的电场屏蔽及磁场屏蔽的机理不同 ， 电磁屏 蔽对于电磁波的衰减有三种不同的机理： x 当电磁

15、波在到达屏蔽体表面时 ， 由于空气与金属的交界面上 阻抗的不连续 ， 对入射波产生的反射 。 这种反射不要求屏蔽 材料必须有一定厚度 ， 只要求交界面上的不连续； x 未被表面反射掉而进入屏蔽体的能量 ， 在体内向前传播的过 程中 ， 被屏蔽材料所衰减 。 这种物理过程被称为吸收； x 在屏蔽体内尚未衰减掉的剩余能量 ， 传到材料的另一表面时 ， 在遇到金属与空气不连续的交界面时 ， 会形成再次反射 ， 并 重新返回屏蔽体内 。 这种反射在两个金属的交界面上可能有 多次的反射 。 屏蔽效能的计算 屏蔽效能 S A R B （ dB） 上式中 A为吸收损耗 ， R为反射损耗 ， B为 正或负的修

16、正项；当 A大于 15dB时 ， B可忽 略不计 ， B是由屏蔽体内反射波所引起的 。 上式中的各项可以视为相对于铜材料的导 电系数 和导磁率 ， 频率 f（ Hz） 以及所 存在的各种物理参数的函数 。 机柜（或屏蔽盒）之屏蔽 结构材料 适用于底板和机壳的材料大多数是良导体 ， 如铜 、 铝等 ， 可 以屏蔽电场 ， 主要的屏蔽机理是反射而不是吸收 。 对磁场的屏蔽需用铁磁材料 ， 如高导磁率合金和铁 。 主要的 屏蔽机理是吸收而不是反射 。 在强电磁场环境中 ， 要求材料能屏蔽电场和磁场两种成分 ， 因此需要结构上完好的铁磁材料 。 屏蔽效率直接受材料厚度 以及搭接和接地方法好坏的影响 。

17、 对于塑料壳体 ， 是在其内壁喷涂屏蔽层 ， 或在汽塑时掺入金 属纤维 。 屏蔽之搭接 清洁 氧化层 面接触 螺钉的距离 缝隙：导电衬垫 压力 按优先等级排列的各种衬垫 优先等级 衬垫种类 备注 1 金属网射频衬垫 容易变形，压力为 1 .4 k g /cm 时，衰减为 54 dB 。资 料表明，频率较低时衰减最大。用于永久密封较好， 不适用于开与关的面板。 2 铜镀合金 有很高的导电性和很好的抗腐蚀性能。弹性好，最 适合用于和活动面板配合。可制成指形条、螺旋和 锯齿面。衰减性能常超过 1 0 0 dB 。 3 导电橡胶 适用于只需名义上连接和少量螺钉的地方。实现水 汽密封和电气密封经 1 5

18、 0 、 48 小时老化后，体电 阻率为 10 2 0 m /c m ( m a x ) 。变形度限制值为 25% 。 资料表明，频率较高时衰减为最大。 4 导电蒙布、泡沫衬垫 在泡沫塑料上蒙一块镀银编织物，形成一个软衬 垫，占去大部分疏松空间，主要为民用，适用于机 柜和门板。 穿孔 通风 导线 插箱的屏蔽处理 面板：金属 U形面板 面板之间加金属簧片 面板插针：定位 ESD泄放 导轨上簧片：配合插针泄放 ESD 金属之间的搭接：簧片 /导电衬垫 搭接处导电氧化或电镀 滤 波 滤波器的特性 插入损耗 是在装置滤波器前后负载端所接收能量之差 异 频率特性 是在装置滤波器时插入损耗与频率之对应值。

19、 阻抗匹配 额定电压、电流 绝缘电阻 尺寸、重量 使用环境 可靠性 干扰的方式 共模干扰 是指电源线对大地，或中线对大 地之间的电位差。 差模干扰 存在于电源相线与中线之间。 滤波器的种类 常用的电源滤波器 滤波器的安装 首先，滤波器的外壳与设备 的金属机壳要有可靠的接触。 设备的金属机壳应该接大地。 其次，滤波器引线与安装位置 也是很有讲究的问题。 信号滤波 电容 磁珠 共模电感 三端滤波器 印制电路板的电磁兼容性 印制电路板的布局 当高速、中速和低速 数字电路混用时，在 印制板上要给它们分 配不同的布局区域。 对低电平模拟电路和 数字逻辑电路要尽可 能地分离。 背板的布局 在各 PCB板内

20、部模 拟地与数字地要分 开，背板上的模拟 地和数字地也要分 开 AD转换器的接地处理 由于 AD转换器 的模拟地和数 字地已在转换 器内汇接，因 此 PCB的模拟地 和数字地的汇 接点应在转换 器下。 接地桥 对于特别敏感的线路或特别高频的线路， 要采用接地桥与周围线路隔离，同时又可 保证参考电平一致。 不同电压电源的处理 3.3V信号的返回电流通过 3.3电源平面； 5V信号的返回电流通过 5V电源平面； 3.3V和 5V之间的信号的返回电流通过 1-2nF的电容； 多层印制板的设计 在进行多层印制板设计时，首先要考虑的是带宽。要强调 的是：数字电路的电磁兼容设计中要考虑的是数字脉冲的 上升

21、沿和下降沿所决定的频带宽而不是数字脉冲的重复频 率。矩形的周期数字脉冲的傅立叶展开有下面形式， t0是数字脉冲宽度 ， tr是数字脉冲的上升时问 ， T是数字信 号的重复周期 。 根据这个结果可以把方形数字信号的印制 板设计带宽定为 1 tr， 通常要考虑这个带宽的十倍频 。 选择恰当的器件是设计成功的重要因素 ， 特别在选择逻辑 器件时 ， 尽量选上升时间比 5ns长的器件 ， 决不要选比电 路要求时序快的逻辑器件 。 Ttn Ttn Tttn Tttn T ttAC r r r rr A / /s i n / /s i n2 0 00 多层印制板的层间安排原则 电源平面应靠近接地平面 ，

22、并且安排在接地平面之下 。 这样可以利用两金 属平板间的电容作电源的平滑电容 ， 同时接地平面还对电源平面上分布的 辐射电流起到屏蔽作用 。 布线层应安排与整块金属平面相邻 。 这样的安排是为了产生通量对消作用 。 把数字电路和模拟电路分开 ， 有条件时将数字电路和模拟电路安排在不同 层内 。 如果一定要安排在同层；可采用开沟 、 加接地线条 、 分隔等方法补 救 。 模拟的和数字的地 、 电源都要分开 ， 不能混用 。 数字信号有很宽的频 谱 ， 是产生干扰的主要来源 。 在中间层的印制线条形成平面波导 ， 在表面形成微带线 ， 两者传输特性 不同 。 时钟电路和高频电路是主要的干扰和辐射源

23、 ， 一定要单独安排 、 远离敏 感电路 。 不同层所含的杂散电流和高频辐射电流不同 ， 布线时 ， 不能同等看待 。 多层 PCB的典型布层安排 1 2 3 4 5 6 7 8 9 10 2 层 S1,G S2,P 4 层 S1 G P S2 6 层 S1 G S2 S3 P S4 6 层 S1 S2 G P S3 S4 6 层 S1 G S2 P G S3 8 层 S1 S2 G S3 S4 P S5 S6 8 层 S1 G S2 G P S3 G S4 10 层 S1 G S2 S3 G P S4 S5 G S6 20-H原则 20 H原则 所有的具有一定电压的印制板都会 向空间辐射电磁

24、能量 ， 为减小这个效应 ， 印制板 的物理尺寸都应该比最靠近的接地板的物理尺寸 小 20H， 其中 H是两个印制板面的间距 。 按照一般 典型印制板尺寸 ， 20H一般为 3mm左右 。 印制板接地 首先，要建立分布参数的概念，高于一定 频率时，任何金属导线都要看成是由电阻、 电感构成的器件。所以，接地引线具有一 定的阻抗并且构成电气回路，不管是单点 接地还是多点接地，都必须构成低阻抗回 路进入真正的地或机架。 25mm长的典型的 印制线大约会表现 15nH到 20nH的电感，加 上分布电容的存在，就会在接地板和设备 机架之间构成谐振电路。 印制板接地（续 其次，接地电流流经接地线时，会产主

25、传 输线效应和天线效应。当线条长度为 1 4 波长时，可以表现出很高的阻抗，接地线 实际上是开路的，接地线反而成为向外辐 射的夭线。 最后，接地板上充满高频电流和干扰场形 成的涡流，因此，在接地点之间构成许多 回路，这些回路的直径（或接地点间距） 应小于最高频率波长的 1/20。 印制电路板的布线 专用零伏线和 VCC的走线宽度应 1mm。 要为模拟电路专门提供一根零伏线 。 单面或双面板的 电源线和地线应尽可能靠近 ， 最好的方 法是电源线布在印制板的一面 ， 而地线布在印制板的另一 面 ， 上下重合 ， 这会使电源的阻抗为最低 。 另外 ， 整块印 制板上的电源和地线要呈 “ 井 ” 字分

26、布 ， 以便使布线的电 流达到均衡 。 印制线路设计中还要特别注意电流流过电路中的导线环 路尺寸 ， 因为这些回路就相当于正在工作中的小天线 ， 随 时随地向空间进行辐射 。 特别是要注意时钟部分的走线 ， 因为这部分是整个电路中工作频率最高的 。 印制电路板的布线 (续 信号走线 （ 特别是高频信号 ） 要尽量短 ， 因为它们是典型的发射天线； 晶振要尽量靠近 IC， 且布线要较粗； 晶振外壳接地； PCB板上的线宽不要突变 ， 导线不要突然拐角 。 为了减少平行走线时的串扰 ， 必要时可增加印刷线条间的距离； 或在走线之间有意识地安插一根零伏线 ， 作为线条之间的隔离； IC的电源管脚要加

27、旁路电容 （ 一般为 104） 到地 。 如有可能 ， 在 PCB板的接口处加 RC低通滤波器或 EMI抑制元件 （ 如磁珠 、 信号滤波器等 ） ， 以消除连接线的干扰；但是要注意 不要影响有用信号的传输； PCB板的信号接口要尽可能多地分配一些零伏线的连接脚 ， 并均 匀地将信号线分开 。 旁路电容和退耦电容 加电容器来满足数字电路工作时要求的电源平稳和洁净度 。 电路中的电容可分为退耦电容 、 旁路电容和容纳电容三类 。 退耦电容用来滤除高频器件在电源板上引起的辐射电流 ， 为器件提供一个局域化的直流 ， 还能减低印制电路中的电 流冲击的峰值 。 旁路电容能消除高频辐射噪声 。 噪声能限

28、制电路的带宽 ， 产生共模干扰 。 平滑或容纳电容是用来解决开关器件工作时电源电压会产 生突降的问题 。 电容器的自谐振频率 应该选择谐振频率高的电容器。典型的陶瓷电容器的引线 大约有 6mm长，会引入 15nH的电感，这种类型的电容器 对应的自谐振频率列在下表中。 电容器的电容值（ uF） 1 0.1 0.01 0.001 电容器的自谐振频率（ MHz） 2.5 5 15 50 电源板和接地板之间构成的平板电容器也有自谐振频率，这一谐振频 率如果与时钟频率如果与时钟频率谐振，就会使整个印制板成为一个 电磁辐射器。这一谐振频率可以达到 200MHz 400MHz，采用 20 H 原则还可以使这

29、个谐振频率提高 2-3倍。 采用一个大容量的电容器与一个下容量的电容器并联的方法可以有效 地改善自谐振频率特性，当大容量的电容器达到谐振点时，大电容的 阻抗开始随频率增加而变大；小容量的电容器尚未达到谐振点，仍然 随频率增加而变小并将对旁路电流起主导作用。 时钟电路之 EMC设计 阻抗控制 ：计算各种由印制板线条构成的微带线和微带波导的 波阻抗 、 相移常数 、 衰减常数等等 。 许多设计手册都可以查到 一些典型结构的波阻抗和衰减常数 。 特殊结构的微带线和微带 波导的参数需要用计算电磁学的方法求解 。 传输延迟和阻抗匹配 ：由印制线条的相移常数计算时钟脉冲受 到的延迟 ， 当延迟达到一定数值

30、时 ， 就要进行阻抗匹配以免发 生终端反射使时钟信号抖动或发生过冲 。 阻抗匹配方法有串联 电阻 、 并联电阻 、 戴维南网络 、 RC 网络 、 二极管阵等 。 印制线条上接入较多 容性负载 的影响：接在印制线条上的容性 负载对线条的波阻抗有较大的影响 。 特别是对总线结构的电路 容性负载的影响往往是要考虑的关键因素 。 时钟电路电磁兼容设计技巧 首先要进行恰当的布线，布线层应安排与整块金属平 面相邻。这样的安排是为了产生通量对消作用。 其次，时钟电路和高频电路是主要的干扰和辐射源一 定要单独安排、远离敏感电路。 选择恰当的器件是设计成功的重要因素，特别在选择 逻辑器件时，尽量选上升时间比五

31、纳秒长的器件，决 不要选比电路要求时序快的逻辑器件。 时钟输出布线时不要采用向多个部件直接串行地连接 称为菊花式连接 ；而应该经缓存器分别向其它多 个部件直接提供时钟信号。 层间跳线应当最小 时钟布线经连接器输 出时，连接器上的插 针要在时钟线插针周 围布满接地插针 逻辑电路的使用 凡是能不用高速逻辑电路的地方就不要用 高速逻辑电路 。 注意在 IC近端的电源和地之间加旁路去耦 电容 （ 一般为 104） 。 注意长线传输过程中的波形畸变 。 线间的电磁耦合 对于 磁场耦合 来说，两电路间的耦合情况 与干扰信号的频率、线路上流动的电流、 线路间的距离、线路的离地高度、耦合路 径的长度以及屏蔽层

32、的接地方式有关。 对 电容耦合 来说 ， 电路间的耦合情况同样 也与干扰信号的频率 、 线间距离 、 屏蔽情 况 、 线路上的电压高低等因素有关 。 磁场耦合的抑制方法 减小干扰源和敏感电路的环路面积 。 最好的 办法是使用双绞线和屏蔽线 ， 让信号线与接地线 （ 或载流回路 ） 扭绞在一起 ， 以便使信号与接地 线 （ 或载流回路 ） 之间的距离最近 。 增大线间的距离 ， 使得干扰源与受感应的线 路之间的互感尽可能地小 。 如有可能 ， 使得干扰源的线路与受感应的线 路呈直角 （ 或接近直角 ） 布线 ， 这样可大大降低 两线路间的耦合 电场耦合的抑制方法 增大线路间的距离是减小电容耦合的

33、最好办法 。 采用屏蔽层 ， 屏蔽层要接地 。 降低敏感线路的输入阻抗 。 这对 CMOS电路比较有 效 ， 这是因为 CMOS电路的输入阻抗很高 ， 与静电容分压 后 ， 干扰信号加到 CMOS电路输入端子上成分很高 。 如有 可能 ， 在 CMOS电路的人口端对地并联一个电容或一个阻 值较低的电阻 ， 这可以降低线路的输入阻抗 ， 从而降低 因静电容而引入的干扰 。 如有可能 ， 敏感电路采用平衡线路作输入 ， 平衡线 路不接地 。 这样干扰源对平衡线路人口所施加的是共模 干扰 ， 利用平衡线路固有的共模抑制能力 ， 克服干扰源 对敏感线路的干扰 。 布线方法 影响布线间相互干扰的因素是电

34、流、电压、频率等，所以 在正式布线之前，首要的一点是将线路分类。主要的分类 方法是按功率电平来进行，以每 30dB功率电平分成若干 组，见下表： 分级 功率范围 特点 A 40 d Bm 高功率直流、交流和射频源 （ E MI 源） B 10 40 dBm 低功率直流、交流和射频源 （ E MI 源） C - 20 10dBm 脉冲和数字源、视频输出电路 （音频视频源） D - 50 20dBm 音频和传感器敏感电路、视频输入电路 （视频敏感电路） E - 80 50dBm 射频、中频输出电路、安全保护电路 （射频敏感电路） F - 80dBm 天线和射频电路 对策经验介绍 静电放电的防护 静

35、电放电可通过 直接传导 、 电容耦合 和 电感耦合 的三种方式进入电子 线路 。 直接对电路的静电放电经常会引起电路的损坏 。 然而对邻近物体的放 电 ， 通过电容或电感耦合 ， 会影响到电路工作的稳定性 。 为了消除静电放电的危害 ， 首先想到的是要阻止电流直接进入电子线 路 。 最普通的办法就是建立完善的屏蔽结构 。 带有接地的金属屏蔽壳 体可以将放电电流释放到地 。 但是屏蔽外壳的不连续 （ 如有接缝 、 开孔 ） ， 静电便能造成壳体与内 部电路之间 （ 由分布电容形成 ） 的电位差 ， 会在电路中产生新的电压 ， 影响电路的正常工作 。 解决这种放电引起的干扰 ， 一种是将电路完全

36、屏蔽；另一种是在外壳与电路之间增加第二层屏蔽层 ， 屏蔽层接到电 路的公共接地点上 。 静电放电的防护 (续 ) 有时金属壳体不接地，而内部电路却通过电缆（ I/O总线和电源）与外部 的地连接时，静电放电会使壳体的对地电位升高，结果在外壳与内部电 路之间形成很大的电位差，造成外壳与内部电路之间的放电。因此，为 了限制金属外壳的电位升高，外壳的接地是必要的。 对内部的电路来说，如果需要与金属外壳相连时，必须采用单点接地的 方式，防止放电电流流过这个电路，造成伤害。 对输入输出电缆来说，为了避免由它引入的静电放电而在内部电路上产 生危害，有必要在电缆到内部线路的人口处增加保护器件，器件的快速 响应性能，使瞬态电流迅速旁路到地。注意，这里的地应该与外壳之间 有最近的连接点，避免放电电流在内部电路的地线上有过长的通路。 对印制线路板设计，还要考虑到插拔印制板时，由于人体对印制线路板 器件（特别是对 MOS器件）的放电所引起的损坏。为此，可在印制线路 板的外围增画一条保护环，保护环要和印制线路板的接地端子相连。拔 板时，由于人手首先接触到的是保护环，因此，放电就在保护环与人手 之间进行，并通过接地端子泄放到地，实现了对印制线路板的保护。 辐射抗扰性能力的提高 屏蔽接地 信号线滤波 PCB设计 传导性干扰 滤波：多次滤波 PCB良好设计 END