《数字电子技术》部分习题解答

《《数字电子技术》部分习题解答》由会员分享，可在线阅读，更多相关《《数字电子技术》部分习题解答（25页珍藏版）》请在装配图网上搜索。

1、数字电子技术部分习题解答第1 章 数字逻辑基础1.3 将下列十进制数转换成等值的二进制数、八进制数、十六进制数。要求二进制数保留小数点后4位有效数字。（1） （19）D ； （2） （37.656）D ； （3） （0.3569）D 解：（19）D（10011）B（23）O（13）H（37.656）D（.1010）B（45.5176）O（25.A7E）H（0.3569）D（0.01011）B（0.266）O（0.5B）H1.4 将下列八进制数转换成等值的二进制数。（1） （137）O ； （2） （36.452）O ； （3） （0.1436）O 解：（137）O（1 011 111）B（36

2、.452）O（11110. ）B（0.1436）O（0.001 100 011 11）B1.5 将下列十六进制数转换成等值的二进制数。（1） （1E7.2C）H ； （2） （36A.45D）H ； （3） （0.B4F6）H 解：（1E7.2C）H（1 1110 0111.0010 11）B（36A.45D）H（11 0110 1010. 0100 0101 1101）B（0.B4F6）H（0.1011 0100 1111 011）B1.6 求下列BCD码代表的十进制数 。（1） （10101.）8421BCD ； （2） （00101.）余3 BCD ； （3） （00011.）2421B

3、CD；（4） （01011.）5421BCD ； 解：（1000 0110 0011 0101.1001 0111）8421BCD（8635.97）D（1011 0110 1100 0101.1001 0111）余3 BCD （839.24）D（1110 1101 0100 0011.1101 1011）2421BCD（8743.75）D（1010 1011 1000 1011.1001 0011）5421BCD（7858.63）D1.7 试完成下列代码转换 。（1） （00011.）2421BCD = （ ？ ）余3 BCD（2） （01011.）5421BCD = （ ？ ）8421BCD

4、 解：（1110 1101 0100 0011.1101 1011）2421BCD = （1011 1010 0111 0110.1010 1000 ）余3 BCD（1010 1011 1000 1011.1001 0011）5421BCD = （ 0111 1000 0101 1000.0110 0011 ）8421BCD1.8 试分别确定下列各组二进制码的奇偶校验位（包括奇校验和偶校验两种形式）。（1） ； （2） ； （3） 解：原码奇校验位偶校验位0101011.9 试用列真值表的方法证明下列逻辑函数等式。（1） （2） （3） （4） （5） （6） （7） 解：列真值表证明如下：A

5、0001111001A B 0 0 0 1 1 0 1 101100110100110011001A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000110000010100000110000001101.10 写出下列逻辑函数的对偶式及反函数式。（1） （2） （3） （4） （5） 解：原逻辑函数对偶式反函数式=1.11 用逻辑代数的基本定理和基本公式将下列逻辑函数化简为最简与或表达式。（1） （2） （3） （4） （5） （6） （7） 解：（1）（2）（3）（4）（5）（6）（7）1.12 逻辑函数表达式为 ,使用2输入的与非门和反相

6、器实现该式的逻辑功能，画出其相应的逻辑电路。解：表达式可变换为： 作图如下1.13 设三变量A、B、C，当变量组合值中出现偶数个1时，输出L为1，否则为0。列出此逻辑关系的真值表，并写出逻辑表达式。解：依据题意，列其真值表如下：A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010110由真值表写出逻辑表达式为：1.14 用逻辑代数的基本定理证明下列逻辑等式。（1） （2） （3） （4） 证明：（1） （2）（3） 左边=右边（4）左边=右边1.15 已知逻辑函数的真值表如表1.18所示，写出对应的逻辑函数式,并画出波形图。表1.18 A B

7、CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101000解：由真值表写出逻辑表达式为：，画出波形图如下图所示：1.16 试用卡诺图化简下列逻辑函数。（1） （2） （3） （4） （5） （6） （7） （8） （9） 约束条件：（10） 约束条件：（11） 约束条件： 解： 1.17 试用卡诺图化简下列逻辑函数。（1） （2） （3） 解：（1） （2） （3）第2 章 逻辑门电路2.2 为什么说TTL与非门输入端在以下三种接法时，在逻辑上都属于输入为0？（1）输入端接2.3 为什么说TTL与非门输入端在以下三种接法时，在逻辑上都属于输入为1？（1

8、）输入端悬空；（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电平3.6V。解：回答上述问题也可以有3种途径，即结合具体电路在所给条件下分析其输入输出关系、利用电压传输特性或者利用与非门的主要参数进行分析。（1）输入端悬空：输入端悬空可以看作是输入端所接电阻R无穷大，由输入负载特性得输入端电压1.4V，此时UB12.1V，T2、T3饱和导通，由与非门的逻辑功能知只有输入全部为高电平时，T2、T3饱和导通，所以输入为1。（2）由TTL与非门的电压传输特性可见：当输入端接高于2V的电源或者接同类与非门的输出高电压3.6 V时，输出低电平即逻辑0，此时输入一定是逻辑1。（3）以图2.7

9、所示与非门电路为例，输入端通过10k电阻接地时，UR3.1V。由TTL与非门的主要技术参数可知：UIH（min）2V，可见UR UIH（min），所以输入为高电平，即逻辑1。2.4 指出图2.43中各门电路的输出是什么状态（高电平、低电平或高阻态）。假定它们都是T1000系列的TTL门电路。图2.43 题2.4电路图解：在图a中，三个输入端都相当于高电平，即逻辑1，由与非门的功能可知，其输出为低电平。在图b中，输入端接10k电阻相当于高电平，即逻辑1，由或门的功能可知，其输出为高电平。在图c中，输入端接51电阻相当于低电平，即逻辑0，由与非门的功能可知，其输出为高电平。在图d中，输入端接10k

10、电阻相当于高电平，即逻辑1，由或非门的功能可知，其输出为低电平。在图e中，EN=0，三态门电路处于禁止工作状态，其输出为高阻态。在图f中，2个输入端分别为高电平和低电平，由异或门的功能可知，其输出为高电平。 第3章 组合逻辑电路3.1 试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。图3.59 题3.1图解：由逻辑电路图写出逻辑函数表达式：图a：图b：图c：由逻辑函数表达式列写真值表： 由真值表可知：图a为判奇电路，输入奇数个1时输出为1；图b 为全加器L1为和，L2为进位；图c为比较器L1为1表示AB，L2为1表示A=B, L3为1表示AB.3

11、.3 设有四种组合逻辑电路，它们的输入波形（A、B、C、D）如图3.61所示，其对应的输出波形分别为W、X、Y、Z，试分别写出它们逻辑表达式并化简。图3.61 题3.3图解：3.4 X、Y均为四位二进制数，它们分别是一个逻辑电路的输入和输出。设： 当 0X 4时, Y=X+1 ；当 5X9 时，Y=X-1,且X不大于9。(1) 试列出该逻辑电路完整的真值表；(2) 用与非门实现该逻辑电路。解：(1) 按题意要求列真值表如下： (2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。 作图如下：3.5 设计一交通灯监测电路。 红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信

12、号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。解:设A、B、C分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L表示，L为1表示需要检修。依据题意列写真值表：3.7 试用译码器 74LS138 和适当的逻辑门设计一个三位数的奇校验器。解:设用A、B、C 表示三位二进制数输入 ，L表示输出，L=1表示输入有奇数个1。列写真值表,求表达式，作图如下： 3.8 试用译码器 74LS138 和与非门实现下列逻辑函数：（1） （2） 解: 取ABC=A2A1A0则： 分析可见 D=1时，L=0; D=0时，。取ABC=A2A1A0，S1=1, S2=D, S3=0, 则：也可利用2片7

13、4138扩展为416线译码器，然后取ABCD= A3A2A1A0进行设计。3.10 试用译码器 74LS138 和适当的逻辑门设计一个1位数的全加器。 解：列写真值表，F1 表示和，F2表示进位。 3.11 试用译码器 74LS138 和适当的逻辑门设计一个组合电路。该电路输入X与输出L均为三位二进制数。二者之间的关系如下：当 2X5 时 L = X + 2当 X2 时 L = 1当 X5 时 L = 0解：按题意列写真值表、求表达式、画图 3.12 试用三片38线译码器 74LS138组成524线译码器。解：用A4A3控制各个芯片的工作状态，具体分配如下： 3.14 由数据选择器组成的逻辑电

14、路如图3.63所示，试写出电路的输出函数式。图3.63 题3.14图解：由图可见A1A0=YX , D3= 0,D2=1, ， ，G=0化简有： 3.15 试用四选一数据选择器实现下列逻辑函数： （1） （2） （3） （4） 解：利用卡诺图法确定Di的连接关系 。(1) 或者： (2) 或者： (3) 或者： (4) 3.16 试用四选一数据择器设计一判定电路。只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则，比赛成绩不被承认。解：设用A表示主裁判、B、C、D表示副裁判，L表示比赛成绩；A、B、C、D分别为1表示同意，为0表示不同意；L为1表示承认比赛成绩，L为0表示不

15、承认比赛成绩。列写真值表如下： （1）取AB=A1A0,G=0，采用卡诺图法确定D0D3,并作图。（2）取,G=,CD=A1A0，采用卡诺图法确定D0D3,并作图。3.17 试画出用2个半加器和一个或门构成一位全加器的逻辑图，要求写出Si和Ci的逻辑表达式。解：对于半加器有： ,CO=AB, 所以：3.18 利用4位集成加法器74LS283实现将余3码转换为8421BCD码的逻辑电路。解：因为8421BCD等于余3码减3，减3可用补码相加完成，作图如下：3.19 利用4位集成加法器74LS283和适当的逻辑门电路，实现一位余3代码的加法运算，画出逻辑图。（提示：列出余3代码的加法表，再对数进行

16、修正）。解：利用74283实现一位余3代码的加法运算，应解决的主要问题是和的修正问题，因为余3码比8421码多3。经分析可得：余3码和有进位，其和加3，无进位，其和减3。（进位表示16，比10进制多6，但原代码已多6，正好抵消，但输出是余3码，需要加3；若无进位，原代码多6，因此需要减3，减3利用变补相加完成）。作图如下：3.20 设：A、B均为3位二进制数，利用4位二进制加法器74LS283 ，实现一个 L = 2(A+B)的运算电路。 解：因L = 2(A+B)2A+2B，一个二进制数乘以2相当于这个二进制数向左移一位，最低位补0。3.21 图3.64是38线译码器74LS138 和8选1

17、数据选择器74LS151组成的电路，试分析整个电路的功能。8选1数据选择器74LS151的功能见表3.25所示。图3.64 题3.21图表 3.25 74LS151的功能表A2 A1 A0Y100000000 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1001234566解：74138使能端有效，译码器处于工作状态，；74151处于工作状态，L=mjDj=mjYi,当i=j时，L=0; 当ij时，L=1。3.22 试用16选1数据择器和一个异或门，实现一个八用逻辑电路。其逻辑功能要求如表3.26所示。表3.26解：分析题目要求，由于要实现8种逻辑功能，功能选

18、择由S2S1S0确定，逻辑函数的输入变量A、B可通过数据输入端和地址选择信号的低位输入，分析设计结果如下表，并作图。 第4章 触发器4.3 若在图4.5电路中的CP、S、R输入端，加入如图4.27所示波形的信号，试画出其 和端波形，设初态=0。图4.27 题4.3图解：图4.5电路为同步RS触发器，分析作图如下：4.5 设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。图4.28 题4.5图解： 4.6 试写出 图4.29(a)中各触发器的次态函数（即Q1 n+1 、 Q2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b）给定信号的作用

19、下Q1 、Q2的波形。假定各触发器的初始状态均为Q=0。图4.29 题4.6图解：由图可见： 4.7 图4.30（a）、（b）分别示出了触发器和逻辑门构成的脉冲分频电路，CP脉冲如图4.30（c）所示，设各触发器的初始状态均为0。（1）试画出图（a）中的Q1、Q2和F的波形。（2）试画出图（b）中的Q3、Q4和Y的波形。图4.30 题4.7图解： （a） R2 = Q1 低电平有效（b） CP3= CP 上降沿触发 CP4= CP下降沿触发4.8 电路如图4.31所示，设各触发器的初始状态均为0。已知CP和A的波形，试分别画出Q1、Q2的波形。图4.31 题4.8图解：由图可见 4.9 电路如

20、图4.32所示，设各触发器的初始状态均为0。已知CP1、CP2的波形如图示，试分别画出Q1、Q2的波形。图4.32 题4.9图解： 第5章 时序逻辑电路5.1 分析图5.39时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动。图5.39 题5.1图解： 驱动方程：J0=K0=1, J1=K1=Q0, J2=K2=Q0Q1状态方程：，状态转换图：功能：同步三位二进制加法计数器，可自启动 。5.5 用JK触发器和门电路设计满足图5.43所示要求的两相脉冲发生电路。图5.43 题5.5图解: 分析所给波形，可分为4个状态，00、01、11、01、00，由于有2个状态相同但次态不同，在实现途径上采用设计一个4进制计数器，再通过译码实现。计数器采用同步二进制加法计数器，其状态方程如下： 采用JK触发器，把上述状态方程与其特性方程比较系数，可见J0=K0=1，J1=K1= Q0，设计电路如下：分析图示电路，可得其工作波形如下所示，可见满足题目要求。