《晶振调整电容的计算》由会员分享，可在线阅读，更多相关《晶振调整电容的计算（1页珍藏版）》请在装配图网上搜索。
1、公式CL=(Cd*Cg)/(Cd+Cg)+Cic+AC 晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。 一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对 地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率 和等效负载谐振电阻。晶振的负载电容=(Cd*Cg)/(Cd+Cg)+Cic+AC式中Cd,Cg为分别接在晶振的两个脚上和对地的电 容,Cic (集成电路内部电容)+AC (PCB上电容)就是说负载电容15pf的话，两边个接27pf的差不多了， 一般 a 为
2、6.513.5pF各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器.晶振引脚的内部通常是一个反相器,或者是 奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通 常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻 是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英 晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐 振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地
3、点就是分压点. 以接地点 即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个 正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小 依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依 频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频 率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可 以减小输入端对地电容量, 而增加输出端的值以提高反馈量.设计考虑事项：1使晶振、外部电容器(如果有)与IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡 器时，如果线路太长，会使它对 EMC、 ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加 寄生电容。2. 尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。3. 当心晶振和地的走线4. 将晶振外壳接地
晶振调整电容的计算
