EWb数字逻辑实验指导

《EWb数字逻辑实验指导》由会员分享，可在线阅读，更多相关《EWb数字逻辑实验指导（24页珍藏版）》请在装配图网上搜索。

1、基于Electronic Workbench 虚拟电子实验室的数字逻辑实验指导书郭迪新 编二五年一月目录EWB数字电路概述实验一、基本门电路的测试实验二、编码器电路分析测试实验三、译码器电路分析测试实验四、加法器设计实验五、用MSI设计组合逻辑实验六、触发器电路分析测试实验七、移位寄存器电路设计实验八、二进制计数器电路设计实验九、十进制计数器电路设计实验十、555单稳态触发器电路设计实验十一、555多谐振荡器电路设计数字电路实验项目表EWB数字电路实验概述EWB英文全称Electronics Workbench，是一种电子电路计算机仿真设计软件，北称为电子设计工作平台或虚拟电子实验室。它是加拿

2、大Interactive Image Technologies Ltd.公司于1988年开发的，它以SPICE为基础，具有如下突出的特点：1、EWB具有集成化、一体化的设计环境2、EWB具有专业的原理图输入工具3、EWB具有真实的仿真平台4、EWB具有强大的分析工具5、EWB具有完整、精确的元件模型本实验指导书所列入的实验是建立在EWB平台上的，在普通微机上完成的实验。要求实验者首先要熟悉EWB的基本操作。实验一、基本门电路的测试实验目的：掌握门电路IC的测试方法；熟悉门电路的逻辑功能；熟悉虚拟实验实验条件普通微机、Electronic Workbench软件、虚拟门电路IC实验要求1、要求在

3、实验前熟悉Electronic Workbench软件的基本使用；2、预习课程相关内容、查阅有关门电路IC的资料；3、认真填写实验报告实验原理按照各类门电路的逻辑功能，将输入端接上逻辑电平，对照门电路逻辑功能的真值表进行测试。实验步骤1、画出非门、与门、或门、异或门的逻辑符号图及对应的真值表；2、在Electronic Workbench软件的操作界面中安装有关元件，并连接有关线路。用开关接逻辑电平作为门电路的输入，用指示灯连接门电路的输出端作为输出电平指示；3、对照门电路的真值表一一进行测试，并记录；4、整理分析实验结果。思考1、如果是实验中的指示灯是真实的（如LED），在实验电路中要注意什

4、么问题？实验二、编码器电路分析测试实验目的：掌握优先编码器电路的工作原理，熟悉中规模IC的使用实验条件普通微机、Electronic Workbench软件、8-3优先编码器IC74148实验要求1、预习课程相关内容（编码器电路原理）；2、查阅8-3优先编码器IC74148的有关资料实验原理及参考电路编码器的逻辑功能是将输入的每一个信号编写成一个对应的二进制编码。优先编码器是允许编码器同时输入2个以上编码信号，但只对优先级别最高的信号进行编码。各信号的优先级别在设计编码器时已经被确定。8-3线优先编码器74148有8个信号输入端07，输入端为低电平表示有编码信号输入，输入端为高电平表示没有编码

5、信号输入。有3位代码输出：A2、A1、A0，即输出3位二进制代码。编码器还有一个芯片选通输入端EI，只有当其为低电平时，编码器才能正常工作。另外还有2个扩展输出端GS、EO，用于扩展编码功能（扩展输入端，如2片74148通过这2个扩展输出端可以扩展成16-4线优先编码器）。按照8-3优先编码器IC74148的逻辑功能，将8个输入端接上逻辑电平、3个输出端分别接3个指示灯，对照门电路逻辑功能的真值表进行测试。实验步骤1、画出实验电路原理图、连线图及对应的真值表（编码表）；2、在Electronic Workbench软件的操作界面中安装有关元件，并连接有关线路。输入信号通过开关接优先编码器的输入

6、端，开关由键盘上的07八个数字键控制，输出代码由红色逻辑探针监视，2个扩展输出端由绿色逻辑探针监视；3、打开仿真开关，通过数字键，将各输入端依次输入低电平（0），观察输出逻辑探针的变化；4、同时输入几个低电平信号，观察各信号优先级别的高低，最终将各信号对应的二进制代码记录下来；5、对照8-3线优先编码器电路的真值表进行比较，并整理分析实验结果。思考1、如何利用8-3线优先编码器构成16-4线优先编码器？实验三、译码器电路分析测试实验目的：掌握译码器电路的工作原理，熟悉中规模IC的使用实验条件1、普通微机、Electronic Workbench软件2、3-8线译码器IC74138、虚拟字符发生

7、器、虚拟时钟信号源实验要求1、预习译码器电路原理、查阅3-8线译码器IC74138的有关资料；2、建立译码器实验电路；3、将3-8线译码器74138构成数据分配器实验原理及参考电路译码器的逻辑功能是将输入的二进制代码译成对应输出端的高、低电平信号。3-8线译码器74138除了三个代码输入端和八个信号输出端外，还有三个控制端G1、G2A、G2B，只有当G1=1、G2A=G2B=0时，译码器才处于工作状态，否则译码器被禁止工作，所有输出端被封锁为高电平。数据分配器的逻辑功能是将一路输入数据，根据其不同的地址分配到不同的通道上去。如果将3-8线译码器74138的代码输入作为地址输入，控制端之一作为数

8、据输入端，那么就可以构成一个数据分配器。实验步骤1、画出实验电路原理图、连线图及对应的真值表（编码表）；2、在Electronic Workbench软件的操作界面中安装有关元件，并连接有关线路（如图）。调用字符发生器输入三位二进制代码，双击字符发生器，打开字符发生器面板，单击Pattern键，在其对话框中选择按递增编码Up counter输出。用绿色逻辑探针显示输入状态，用红色逻辑探针显示输出状态；3、打开仿真开关，不断单击字符发生器面板上的单步输出Step按钮，观察输出信号与输入代码的对应关系，并记录下来；4、用3-8线译码器74138构造数据分配器实验电路（如图）。控制端G2B作为数据输

9、入端，G2A接低电平、G1端接高电平。用频率为1Hz的时钟信号源作为数据输入。用键盘上的A、B、C三个按键分别控制三个开关，提供三位地址输入。各输入、输出端的状态变化均用逻辑探针观察；5、打开仿真开关，用按键依次输入不同的三位地址信号，观察输出信号与输入代码的变化，并记录下来；6、整理分析实验结果。思考1、如何利用3-8线译码器74138构成4-16线译码器？实验四、加法器设计实验目的：掌握门电路IC设计组合电路的方法；熟悉组合电路的功能测试方法实验条件1、普通微机、Electronic Workbench软件2、虚拟门电路IC、虚拟全加器实验要求1、预习课程相关内容，用门电路设计1位全加器电

10、路；2、用全加器设计4位串行进位加法器；3、认真填写实验报告实验原理及参考电路全加器是实现两个1位二进制加数A、B和低位进位Ci进行相加运算，产生和数输出S及进位输出Co的逻辑器件。根据二进制加法运算规则可以列出1位全加器的真值表（如下表）。依次将低位全加器的进位输出端接到高位全加器的进位输出端就可以构成一个多位串行进位加法器。这种加法器结构简单，但运算速度较慢。实验步骤1、设计用门电路构成的全加器电路（提示：依据全加器的真值表可得S=ABC和Co=AB+Ci(AB)，用与门、或门和异或门来实现），并画出其逻辑电路图，2、在Electronic Workbench中实现全加器实验电路。用开关接

11、输入，用逻辑探针监视输入、输出状态，改变开关的状态，观察输入、输出的变化并记录；3、用四个全加器构成4位串行进位加法器。并用开关接输入，用逻辑探针监视输入、输出状态，改变开关的状态，观察输入、输出的变化并记录，检验加法器是否能正常工作；4、整理分析实验结果。思考1、如何用四个全加器构成4位并行进位加法器？实验五、用MSI设计组合逻辑实验六、触发器电路分析测试实验目的：掌握基本RS触发器和主从JK触发器的工作原理实验条件1、普通微机、Electronic Workbench软件2、虚拟门电路IC实验要求1、预习课程触发器的相关内容，分别用与非门、或非门构成基本RS触发器；2、观察并记录当输入发生

12、变化时，输出Q及Q的变化；3、在基本RS触发器的基础上构成主从型JK触发器，并验证之；4、认真填写实验报告实验原理及参考电路触发器是一种能够存储一位二值信号的基本电路单元。它具有两个能自行保持的稳定状态，用来保持逻辑0和逻辑1，而且可以根据不同的输入信号设置成0或1状态。基本RS除非器是各种触发器电力中结构最简单的一种。它有两个输入端：S端是置1端，R端是置0端（复位端）。两个输出端Q和Q，按定义Q=1、Q=0时，触发器为1状态，Q=0、Q=1时，触发器为0状态。当置1端有信号时，触发器置为1状态，当置0端有信号时，触发器置为0状态。若输入端无信号时，则触发器保持原来状态。主从触发器的主体结构

13、是两个相同的同步RS触发器，其中一个称为主触发器，另一个称为从触发器。它们的时钟信号相位相反：CP=1时，主触发器打开，从触发器被封锁，输入信号进入主触发器；CP=0时，主触发器被封锁，从触发器打开，主触发器存储的信号进入从触发器。因此：主触发器Q状态变化只发生在CP下降沿；CP=1期间，输入信号的变化对主触发器输出产生影响。实验步骤1、建立由或非门构成的基本RS触发器实验电路，如图6-1所示。两个输入开关分别用R、S键控制；2、通过R、S键拨动开关，使得输入Sd、Rd分别为00、01、10、11四种不同状态，通过逻辑探针监视输入、输出状态，观察输入、输出的变化并记录；3、建立由与非门构成的基

14、本RS触发器实验电路，如图6-2所示。两个输入开关分别用R、S键控制；4、通过R、S键拨动开关，使得输入Sd、Rd分别为00、01、10、11四种不同状态，通过逻辑探针监视输入、输出状态，观察输入、输出的变化并记录；5、建立如图6-3所示的主从JK触发器实验电路。两个输入开关分别用J、K键控制，CP时钟信号输入开关由键盘的空格键控制；6、在CP=0时设定J、K状态，在CP下降沿到来时，观察并记录Q的变化规律；7、观察CP=1时，如果J、K信号变化，对输出产生什么影响。8、整理分析实验结果。思考1、如何用门电路构成D触发器？实验七、移位寄存器电路设计实验目的：掌握移位寄存器的工作原理实验条件1、

15、普通微机、Electronic Workbench软件2、虚拟D触发器、集成移位寄存器IC74194、信号发生器实验要求1、预习课程移位寄存器的相关内容，用D触发器设计一个四位移位寄存器。2、将数据1011从串行输入端移入寄存器。3、观察四位双向移位寄存器集成芯片74194的逻辑功能。将数据1011并行输入寄存器，并右移串行输出。4、认真填写实验报告实验原理及参考电路n位触发器可以构成n位寄存器，用来寄存n位二进制代码。移位寄存器除了具有存储代码的功能外，还具有移位的功能，即寄存器里存储的代码能在移位脉冲的作用下，依次左移或右移。集成芯片74194在简单移位寄存器的基础上又增加了左移和右移控制

16、、数据并行输入、保持、异步复位等功能，功能表如下表所示。74194功能表RdS1S0工作状态0X X置零100保持101右移110左移111并行输入实验步骤1、取4个D触发器，低位触发器输出接高位触发器输入，输入开关用键盘的D键控制。各触发器共用一个时钟CP，CP输入由键盘的空格键控制。再用逻辑探针监视输入、输出。构成移位寄存器实验电路，如图7-1所示。2、打开仿真开关，单击D键，再单击空格键，从高位至低位，将数据1011依次送如串行输入端，观察并行输出。3、建立74194集成移位寄存器实验电路，如图7-2所示。时钟信号CLK由时钟提供，频率取1Hz，控制信号S1、S0输入开关分别由键盘的0、

17、1键控制。左、右移输入控制开关分别由键盘的L、R键控制。并行输入D、C、B、A接入逻辑电平1011。各输入、输出均接逻辑探针监视。4、打开仿真开关，单击键盘的1、0键，令S1、S0均为1，观察移位寄存器输出的变化。5、按键盘的1、0键，令S1、S0分别为0、1，按键盘上的R键，不断改变右移输入，观察数据右移串行输出。6、按键盘的1、0键，令S1、S0分别为1、0，按键盘上的L键，不断改变左移输入，观察数据左移串行输出。7、整理分析实验结果。思考1、74194能实现循环移位吗？实验八、异步二进制计数器电路设计实验目的：掌握异步二进制计数器的工作原理实验条件1、普通微机、Electronic Wo

18、rkbench软件2、虚拟JK触发器、D触发器、信号发生器、逻辑分析仪实验要求1、预习课程移位寄存器的相关内容，用若干触发器构造一个四位二进制加法计数器和一个四位二进制减法计数器。2、分析计数器状态转换规律。3、认真填写实验报告实验原理及参考电路计数器是典型的时序电路，不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍等。计数器分类方法很多，如果按照计数器中触发器是否同时翻转来分，可把计数器分为同步计数器和异步计数器两种：在同步计数器中，当时钟脉冲输入时，触发器的翻转是同时发生的；在异步计数器中，寄存器的翻转有先有后，不是同时发生的。如果按计数过程中计数器中的数字增减分类，又可把计数器分

19、为加法计数器和减法计数器：随着计数脉冲计数器的不断输入而做递增计数的称为加法计数器；做减法计数的称减法计数器。异步二进制计数器的构成很简单，只要依次将低位T触发器的输出接至高位T触发器的时钟CP端即可。构成加法计数器时，若采用下降沿触发的T触发器，应将低位触发器的输出Q端接高位触发器的CP端；若采用上沿触发的T触发器，应将低位触发器的输出Q非端接高位触发器的CP端。构成减法计数器时，若采用下降沿触发的T触发器，应将低位触发器的输出Q非端接高位触发器的CP端；若采用上沿触发的T触发器，应将低位触发器的输出Q端接高位触发器的CP端。实验步骤1、利用下降沿触发的T触发器（将JK触发器的J、K端接高电

20、平，即可构成T触发器）可以构成异步二进制加法计数器。连接电路的方法是：依次将低位的T触发器输出Q端接高位T触发器的CP端，最低位的T触发器CP信号由时钟信号源提供，频率取10Hz，T触发器异步置1端均接高电平，异步置0端均接至一个开关，开关由空格键控制，时钟及各触发器输出端均接至逻辑分析仪的输入端。2、打开仿真开关，双击逻辑分析仪，再单击D逻辑分析仪的reset按钮，观察在时钟作用下的各输出波形，记录计数器在时钟脉冲作用下输出状态的转化规律。3、利用上升沿触发的T触发器（将D触发器的D端与Q非端相连，即可构成T触发器）构成异步二进制减法计数器的实验电路。连接电路的方法是：依次将低位T触发器的输

21、出Q非端接高位T触发器的时钟CP端；最低位T触发器的CP信号由时钟信号源提供，频率取10Hz。时钟及各触发器输出均接至逻辑分析仪的输入端。4、打开仿真开关，用逻辑分析仪观察在时钟脉冲作用下的输出波形。记录计数器在时钟脉冲作用下输出状态的转换规律。5、整理分析实验结果。思考1、如何用JK触发器或D触发器构成同步加法或减法计数器？实验九、同步十进制计数器电路设计实验目的：掌握同步十进制计数器的工作原理实验条件1、普通微机、Electronic Workbench软件2、虚拟集成移位寄存器IC74160、信号发生器、译码显示器、逻辑分析仪实验要求1、预习课程移位寄存器的相关内容。2、分析集成同步十进

22、制计数器74160的逻辑功能。3、用集成同步十进制计数器74160构成其他进制的计数器。4、认真填写实验报告实验原理及参考电路集成同步十进制计数器74160计数器除了具有十进制加法计数功能之外，还有预置数、异步置零和保持的功能。功能表如下图所示。74160功能表CPRdLDENPENT工作状态X0XXX置零10XX预置数X1101保持X11X0保持（C=0）1111计数用集成同步十进制计数器74160构成其他进制。计数器，可以采用置零法和置数法。置零法的原理是：当计数器从零状态开始计数，计数到某个状态时，将该状态译码产生置零信号，送给计数器置零端，使计数器重新从零状态开始计数。这样可以跳过若干

23、个状态。置数法的原理是：通过给计数器重复置入某个数值，使计数器跳过若干个状态。实验步骤1、建立集成同步十进制计数器74160实验电路。令ENP=1，ENT=1，Rd=1，LD=1，输出QD、QC、QB、QA接译码显示器用于观察状态数的变化，同时接逻辑分析仪用于观察时序波形，如图所示。2、打开仿真开关，在连续CP的作用下，观察译码显示器数字的变化规律，并用逻辑分析仪观察计数器状态的转化规律。3、用置零法将集成同步十进制计数器74160构成异步六进制计数器。将十进制计数器QB和QC端分别连至与非门输入端，与非门输出端接异步置零端Rd。输出端的QD、QC、QB、QA同时接译码显示器和逻辑分析仪。4、

24、打开仿真开关，在连续CP的作用下，观察译码显示器数字的变化规律，并用逻辑分析仪观察计数器状态的转化规律。仔细观察出现了什么异常现象。5、用置数法构成同步六进制计数器。令DCBA=0000，将QA、QC端接至与非门输入端，与非门输出端接预置数端LD，输出端的QD、QC、QB、QA同时接译码显示器和逻辑分析仪。6、打开仿真开关，在连续CP的作用下，观察译码显示器数字的变化规律，并用逻辑分析仪观察计数器状态的转化规律。7、整理分析实验结果。思考1、如果要构成其他进制的计数器，应该怎样连接电路？实验十、555单稳态触发器电路设计实验目的：掌握555单稳态触发器的工作原理实验条件1、普通微机、Elect

25、ronic Workbench软件2、虚拟555定时器、分立元件（电阻、电容）、示波器、信号发生器实验要求1、预习课程移位寄存器的相关内容，用555定时器设计一个单稳态触发器。2、观察在输入脉冲的作用下，电路状态的变化。3、全面掌握555单稳态触发器的工作条件和工作状态。4、认真填写实验报告实验原理及参考电路单稳态触发器具有稳态和暂态两个不同的工作状态。在外界触发脉冲的 作用下，它能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再自动返回到稳态；暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。由于单稳态触发器具有这些特点，常用来产生具有固定宽度的脉冲信号。按电路结构的不同，

26、单稳态触发器可分为微分型和积分型两种，微分型单稳态触发器适合用于窄脉冲触发，积分型适用于宽脉冲触发。无论是哪种电路结构，其单稳态的产生都源于电容的充放电原理。用555定时器构成的单稳态触发器是负脉冲触发的单稳态触发器，且暂稳态维持时间为Tw=lnRC1.1RC，仅与电路本身的参数R、C有关。实验步骤1、用555定时器构成单稳态触发器实验电路。所需元件：电源、电阻、电容。将555定时器的阀值端THR与第7脚DIS相连接，并对地接入0.1F的电容C，对电源接入5K电阻R，复位端RES接高电平，5脚CON通过0.01F的滤波电容接地。2、利用函数发生器产生方波信号，并设置方波信号的频率为1KHz，占

27、空比为70%，幅度为5V，作为触发脉冲送至触发器的输入端TRI，输出端OUT接示波器A通道。3、打开仿真开关，在连续方波脉冲的作用下，观察输出端的波形。4、将输入信号接至示波器的B通道，对比观察输入、输出波形（为了更好地区分输入、输出信号波形，将输入信号设置为红色）。5、改变电容值，观察输出波形。6、改变电阻值，观察输出波形。7、改变输入触发脉冲的幅值和频率，观察输出波形。8、整理分析实验结果。思考1、如果触发脉冲的宽度大于暂稳态时间，会出现什么情况？实验十一、555多谐振荡器电路设计实验目的：掌握555多谐振荡器的工作原理实验条件1、普通微机、Electronic Workbench软件2、

28、虚拟555定时器、分立元件（电阻、电容）、示波器实验要求1、预习课程移位寄存器的相关内容，用555定时器设计一个多谐振荡器。2、改变电路参数，观察输出信号的变化。3、认真填写实验报告实验原理及参考电路多谐振荡器是一种自激振荡器，在接通电源后，不需要外加触发信号（即没有输入信号），便能自动产生矩形脉冲，由于矩形脉冲中含有丰富的高次谐波分量，所以称为多谐振荡器。先将555定时器构成施密特触发器，再将施密特触发器的输出端经RC积分电路接回到它的输入端，即可构成多谐振荡器，且其电容C的电压Vc将在VT+和VT-之间反复振荡。电容电压Vc与输出电压Vo的波形入下图所示。实验步骤1、用555定时器构成多谐

29、振荡器实验电路。所需元件：电源、电阻、电容。将555定时器的阀值端THR与第2脚TRI相连接，并对地接入10F的电容C，THR与7脚间接入10K电阻R2，7脚DIS与电源之间接入10K电阻R1，复位端RES接高电平，5脚CON通过0.01F的滤波电容接地。2、输出端3脚OUT接示波器A通道。3、打开仿真开关，通过示波器观察输出端的波形。4、改变电容值，观察输出波形。5、改变电阻值，观察输出波形。6、移动示波器的游标，观察并计算输出波形的周期、占空比。8、整理分析实验结果。思考1、用555构成的多谐振荡器，其占空比能够调整的范围是多少？数字电路实验项目表序号实验名称实验课时实验要求实验类型实验内容1基本门电路的测试2必做验证2编码器电路分析测试2选做验证3译码器电路分析测试2必做验证4加法器设计2必做设计5用MSI设计组合逻辑2必做设计6触发器电路分析测试2选做验证7移位寄存器电路设计2选做设计8二进制计数器电路设计2必做设计9十进制计数器电路设计2选做设计10555单稳态触发器电路2选做设计11555多谐振荡器电路2必做设计